XILINX宣布推出PLANAHEAD 8.2設計套件

　　賽靈思公司宣布即日起推出PlanAhead™ 分層設計和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境(ISE™)設計工具，PlanAhead 8.2軟件實(shí)現了比競爭解決方案高出兩個(gè)速度等級的性能優(yōu)勢和成本優(yōu)勢。

　　PlanAhead 8.2可充分發(fā)揮Virtex-5 LX ExpressFabric™技術(shù)、550MHz DSP48E邏輯片以及靈活時(shí)鐘管理單元所帶來(lái)的獨特優(yōu)勢，從而達到無(wú)與倫比的性能水平。此外，PlanAhead 8.2還提供了強大的精確信號完整性分析功能，進(jìn)一步增強的圖形用戶(hù)界面也使設計人員可以更快速地評估多種設計實(shí)施策略，從而加快時(shí)序收斂的速度。

　　提升信號完整性和設計生產(chǎn)力

　　PlanAhead 8.2提供了檢查加權平均同步轉換輸出(WASSO)分析界限的功能。利用這一功能，設計人員可以方便地限制FPGA輸出端存在的地反彈的極限，從而避免FPGA所驅動(dòng)的其它器件工作出錯。這樣，設計人員就可以更為高效地管理I/O組的地反彈，從而獲得更好的信號完整性。

　　PlanAhead 8.2進(jìn)一步擴展了ExploreAhead設計嘗試工具的功能，用戶(hù)可以嘗試運行不同布局規劃的多種設計實(shí)施方案，從而獲得最優(yōu)化的結果。這些不同的設計實(shí)施方案可以按隊列運行，當存在多個(gè)處理器時(shí)也可以并行運行。此外，ExploreAhead工具還改善了目錄管理和進(jìn)程管理功能，并加強了與ISE環(huán)境中FPGA位流生成應用的集成。

　　PlanAhead 8.2版軟件的其它增強還包括改善了物理約束的管理以及IO引腳屬性視圖，從而提供更為流暢的設計嘗試和布局規劃環(huán)境。

　　關(guān)于賽靈思PlanAhead軟件

　　賽靈思PlanAhead軟件優(yōu)化了綜合和布局布線(xiàn)之間的設計步驟，為設計人員提供了更強的控制和洞察能力，使他們能夠降低設計反復的次數并達到Fmax設計目標。該工具允許設計人員利用基于時(shí)鐘塊的設計方法將布線(xiàn)擁塞降到最低、簡(jiǎn)化時(shí)鐘和互連復雜性并嘗試不同的實(shí)現方案來(lái)避免下游可能出現的問(wèn)題。

　　PlanAhead 8.2 是Xilinx ISE設計套件的選件，支持所有主要的操作系統。單用戶(hù)許可證費用(包括培訓費用)為5995美元。同時(shí)還可提供多用戶(hù)許可證以及培訓服務(wù)包。

　　Xilinx Virtex-5 FPGA簡(jiǎn)介

　　基于業(yè)界最先進(jìn)的 65 納米 (nm) 三極柵氧化層技術(shù)、突破性的新型 ExpressFabric技術(shù)和經(jīng)過(guò)驗證的 ASMBL™ 架構，Virtex-5系列代表了賽靈思屢獲殊榮的Virtex產(chǎn)品線(xiàn)第五代產(chǎn)品。主要設計團隊在工藝技術(shù)、架構和產(chǎn)品開(kāi)發(fā)方法學(xué)方面的創(chuàng )新，使Virtex-5 FPGA在性能和密度方面取得前所未有的進(jìn)步——與前一代 90納米FPGA 相比，速度平均提高 30%，容量增加 65%——同時(shí)動(dòng)態(tài)功耗降低 35%，靜態(tài)功耗保持相同的低水平，使用面積減小 45%。Virtex-5 LX平臺第一批產(chǎn)品交付工作始于今年初，未來(lái)平臺產(chǎn)品將會(huì )不斷推出。