賽靈思宣布采用 28 納米工藝加速平臺開(kāi)發(fā)

 　　全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx Inc.) 今天宣布， 為推進(jìn)可編程勢在必行之必然趨勢， 正對系統工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺。和前代產(chǎn)品相比， 全新的平臺功耗降低一半，而性能提高兩倍。通過(guò)選擇一個(gè)高性能低功耗的工藝技術(shù)，一個(gè)覆蓋所有產(chǎn)品系列的、統一的、可擴展的架構，以及創(chuàng )新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值， 為客戶(hù)提供具備 ASIC 級功能的 FPGA，以滿(mǎn)足其成本和功耗預算的需求。同時(shí)還能通過(guò)簡(jiǎn)單的設計移植和 IP 再利用，大幅提升設計人員的生產(chǎn)力。

　　目前，過(guò)高的 ASIC 設計和制造成本、快速演化的相關(guān)標準、縮減物料清單以及對軟硬件可編程性的需求，與當前經(jīng)濟不景氣且員工數量減少的狀況相互交織，令當前的現實(shí)環(huán)境雪上加霜，迫使電子產(chǎn)品設計人員必須逐步把 FPGA 用作 ASIC 和 ASSP 的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術(shù)勢在必行的重要驅動(dòng)因素。

　　同時(shí)，功耗管理及其對系統成本和性能的影響也是當前電子系統設計人員和制造商所首要關(guān)注的問(wèn)題。隨著(zhù)競爭日益激烈，盡力降低功耗、加強對熱耗散的有效管理、并同時(shí)在由價(jià)格和性能驅動(dòng)的功能方面保持領(lǐng)先等更加不可或缺。

　　賽靈思可編程平臺開(kāi)發(fā)全球高級副總裁 Victor Peng 指出：“在 28 納米這個(gè)節點(diǎn)上，靜態(tài)功耗是器件總功耗的重要組成部分，有時(shí)甚至是決定性的因素。由于提高可用系統性能和功能的關(guān)鍵在于控制功耗，因此為了實(shí)現最高功效，首先必須選用適合的工藝技術(shù)。我們選擇了臺灣半導體制造有限公司 (TSMC)和三星(Samsung)的高介電層/金屬閘 (high-k metal gate)高性能低功耗工藝技術(shù)，以使新一代 FPGA 能最大限度地降低靜態(tài)功耗，確保發(fā)揮28 納米技術(shù)所帶來(lái)的最佳性能和功能優(yōu)勢。”

　　與標準的高性能工藝技術(shù)相比，高性能低功耗工藝技術(shù)使得 FPGA 的靜態(tài)功耗降低了 50%，較低的靜態(tài)功耗可讓賽靈思向客戶(hù)交付業(yè)界功耗最低的 FPGA，且比前代器件的總功耗減少 50%。同時(shí)，新一代開(kāi)發(fā)工具通過(guò)創(chuàng )新時(shí)鐘管理技術(shù)可將動(dòng)態(tài)功耗降低 20%，而對賽靈思業(yè)界領(lǐng)先的部分重配置技術(shù)的增強，將幫助設計人員進(jìn)一步降低33%的系統成本。

　　為解決互聯(lián)層面上的系統性能瓶頸問(wèn)題，賽靈思將提供業(yè)界最高性能的接口，充分滿(mǎn)足客戶(hù)對高帶寬芯片間、板間和設備間互聯(lián)的需求。由于客戶(hù)日益將 FPGA 用作其系統的主要(乃至核心)器件，因而互聯(lián)接口就變得尤為重要，同時(shí)其也決定著(zhù)在 ASIC 和 ASSP 方案不適用時(shí)，新一代FPGA 將如何幫助客戶(hù)構建系統。

　　保障 IP 和設計投資

　　工具的改善再加之統一的 ASMBL 架構可提高效率，進(jìn)而減少對設計方案的修改需求，調節高性能和低成本器件之間的轉換，并在 Spartan-6 和 Virtex-6 FPGA 客戶(hù)今后開(kāi)發(fā)新一代產(chǎn)品時(shí)簡(jiǎn)化其設計方案的移植。

　　統一的架構可使賽靈思得以實(shí)現其“可插接 IP”的愿景，從而幫助客戶(hù)保障其 IP 投資，并更方便地推出滿(mǎn)足多種終端市場(chǎng)需求的產(chǎn)品系列?？刹褰?nbsp;IP 和架構統一還能通過(guò)降低 IP 開(kāi)發(fā)成本創(chuàng )建規模更大、響應性更強的業(yè)界集群，最終支持賽靈思通過(guò)目標設計平臺加速創(chuàng )新和降低開(kāi)發(fā)成本的戰略。

　　為支持 IP 模塊的互聯(lián)和嵌入式系統的構建，賽靈思于2009 年 10 月宣布與 ARM 合作開(kāi)發(fā)新一代 AMBA AXI™ 規范且擴展支持 FPGA 實(shí)施方案，這將為軟硬件設計人員提供經(jīng)實(shí)踐檢驗、廣泛采用的標準，進(jìn)一步推進(jìn) IP 的開(kāi)發(fā)和重用。

　　加速平臺發(fā)展，推動(dòng)可編程技術(shù)勢在必行之發(fā)展趨勢

　　隨著(zhù) ASIC 和 ASSP變得只適用于那些最大批量規模的應用，賽靈思積極致力于的降低總功耗的努力，在全面發(fā)掘 FPGA 的可用潛力以幫助系統支持多種應用方面就越發(fā)重要。例如，便攜式醫療設備需要降低價(jià)格、縮減尺寸、降低靜態(tài)功耗以支持電池供電操作，同時(shí)還要減少熱耗散以便滿(mǎn)足航空航天和國防領(lǐng)域在高性能計算、電子戰和雷達系統方面較高的性能需求。而太空與國防領(lǐng)域的應用則需要借助降低散熱來(lái)提升性能，讓電子作戰與雷達系統具備更高性能的運算能力。

　　全新硅器件和開(kāi)發(fā)工具將構成賽靈思和第三方合作伙伴共同推出的新一代目標設計平臺的基礎平臺，并將提供只有借助賽靈思的工藝技術(shù)、架構和工具創(chuàng )新才能實(shí)現的“超高端 FPGA”。

　　超高端 FPGA 集成了較高的串行 I/O 帶寬，邏輯密度比目前高端 FPGA 的邏輯密度高一倍多，而且采用高帶寬接口支持新一代存儲技術(shù)。這樣，電信系統開(kāi)發(fā)人員就能用它來(lái)替代單個(gè)大型 ASIC 或 ASSP 芯片組，滿(mǎn)足以下應用的需求：

　　· 電信系統的高端 Tb 級交換結構：超高端 FPGA 可通過(guò)集成全球最高帶寬的串行 I/O 來(lái)支持 1Tbps 全雙工交換機的單芯片實(shí)施方案，其邏輯密度比目前的 FPGA 翻了一番，而且高帶寬接口可支持新一代存儲技術(shù)以最終取代單個(gè)大型 ASIC 或ASSP 芯片組。

　　· 400G 光傳輸網(wǎng)絡(luò ) (OTN) 線(xiàn)路卡：?jiǎn)尾砍叨?nbsp;FPGA 所執行的帶寬足以支持多個(gè) 40G 或 100G 單芯片實(shí)施方案以替代線(xiàn)路卡上的多個(gè) ASSP。

　　供貨情況

　　建立在臺灣半導體制造有限公司 (TSMC)三星(Samsung)代工高性能低功耗高介電層/金屬閘 (high-k metal gate)28納米工藝技術(shù)之上的技術(shù)的初始器件將于 2010 年第四季度上市，并將于同年 6 月提供 ISE 設計套件初期工具支持。