英特爾攜阿爾特拉 力抗臺積賽靈思

　　可程式邏輯閘陣列(FPGA)大廠(chǎng)阿爾特拉(Altera)及英特爾昨(27)日共同宣布，雙方將利用系統封裝(SiP)技術(shù)，合作開(kāi)發(fā)整合14奈米3D架構電晶體架構(TriGate)Stratix10FPGA及其它元件的異質(zhì)架構晶片。業(yè)界認為，英特爾及阿爾特拉的延伸合作，目的是要力抗臺積電及賽靈思(Xilinx)聯(lián)軍。

　　FPGA雙雄賽靈思及阿爾特拉的戰爭，已經(jīng)延燒到臺積電及英特爾的戰爭。臺積電及賽靈思去年已採用臺積電28奈米製程及3DIC系統封裝(SiP)的CoWoS製程，完成業(yè)界首款異質(zhì)三維積體電路(Heterogeneous3DIC)量產(chǎn)，而今年開(kāi)始將延續到20奈米製程，以及明年進(jìn)入16奈米鰭式場(chǎng)效電晶體製程(16FinFET)。

　　阿爾特拉雖然仍與臺積電進(jìn)行20奈米FPGA晶片合作，但高階FPGA晶片已決定委由英特爾以14奈米TriGate製程代工。而面對臺積電及賽靈思成功利用CoWoS技術(shù)，將產(chǎn)品線(xiàn)延伸到高整合型晶片市場(chǎng)，阿爾特拉及英特爾昨日也宣布延伸到SiP合作，將開(kāi)發(fā)內建阿爾特拉14奈米FPGA晶片及其它元件的整合型晶片。

　　阿爾特拉表示，與英特爾合作開(kāi)發(fā)多晶片元件，在一個(gè)封裝中整合了單顆14奈米Stratix10FPGA和SoC，并可將DRAM、SRAM、特殊應用晶片(ASIC)、處理器或類(lèi)比IC等，利用SiP技術(shù)整合在同一晶片當中。雙方在高性能異質(zhì)架構多晶片互聯(lián)技術(shù)上的合作，能夠達到低成本特性，整合元件也能解決性能、記憶體頻寬和散熱等影響通訊、高性能運算、廣播和軍事領(lǐng)域高階應用所面臨的難題。

　　此外，面對市場(chǎng)傳言阿爾特拉可能回頭與臺積電合作，阿爾特拉也表示，將會(huì )加強與英特爾間的合作關(guān)係。

　　業(yè)界人士指出，SiP技術(shù)已經(jīng)成為晶圓代工廠(chǎng)在先進(jìn)製程的另一個(gè)競爭戰場(chǎng)，英特爾在SiP市場(chǎng)已是老手，臺積電除了加強在CoWoS技術(shù)及產(chǎn)能建置，也開(kāi)始跨入晶圓級晶片尺寸封裝(WLCSP)領(lǐng)域，如何將SiP技術(shù)整合在先進(jìn)製程解決方案之中，將是未來(lái)能否勝出的重要關(guān)鍵。