聚焦面向Smarter視覺(jué)的Zynq SoC

　　賽靈思：面向Smarter視覺(jué)的All Programmable

　　要全面快速推進(jìn)Smarter視覺(jué)技術(shù)的發(fā)展，滿(mǎn)足新市場(chǎng)需求，就必須擁有一款具有極高靈活性的處理平臺、豐富的資源組合以及致力于推進(jìn)Smarter視覺(jué)技術(shù)發(fā)展的可靠生態(tài)系統。過(guò)去10年來(lái)，賽靈思器件在幫助各企業(yè)推進(jìn)這些視覺(jué)系統創(chuàng )新方面一直發(fā)揮著(zhù)重大作用。歷經(jīng)五年發(fā)展后的今天，賽靈思推出了一款整體解決方案，其將幫助Smarter視覺(jué)應用開(kāi)發(fā)商快速推出新一代創(chuàng )新技術(shù)。

　　10多年來(lái)，嵌入式視覺(jué)技術(shù)設計人員一直充分利用賽靈思FPGA的可編程性、并行計算功能和快速I(mǎi)/O功能滿(mǎn)足大量嵌入式視覺(jué)系統的需求。過(guò)去，設計人員用FPGA加速系統中可能拖慢主處理器的功能，或者用FPGA來(lái)運行僅靠處理器不能執行的并行計算任務(wù)。而現在隨著(zhù)Zynq-7000 All Programmable SoC的推出，嵌入式視覺(jué)技術(shù)開(kāi)發(fā)人員可獲得一款理想開(kāi)發(fā)新一代Smarter視覺(jué)應用的全面可編程器件。

　　賽靈思視頻技術(shù)工程設計總監Jose Alvarez表示：“Smarter視覺(jué)技術(shù)可在能夠在同一開(kāi)發(fā)板上通信的不同處理器和FPGA中實(shí)現，而Zynq SoC則為電子產(chǎn)業(yè)帶來(lái)了前所未有的高集成度?，F在，我們能通過(guò)同一芯片上處理器和邏輯之間3,000個(gè)高性能連接以芯片速度而不是板級速度在主智能處理器和FPGA邏輯之間交換信息。”

　　圖1展現了Zynq SoC在創(chuàng )建多功能車(chē)載駕駛員輔助系統時(shí)相對于傳統多攝像頭、多芯片架構的優(yōu)勢。賽靈思架構(圖下左)可使用連接至一個(gè)Zynq SoC的一組攝像頭，實(shí)現盲點(diǎn)檢測、360度環(huán)視、車(chē)道偏離告警以及行人檢測等功能綁定。相反，現有多功能駕駛員輔助系統需要使用多塊芯片和多個(gè)攝像頭，其不但可讓集成復雜化，對性能和系統功耗造成不利影響，而且還可導致BOM成本上升。

　　一些半導體芯片廠(chǎng)商提供將ARM處理器和DSP或GPU結合的ASSP，但這類(lèi)器件過(guò)于僵化，或是難以為當今眾多更智能應用提供足夠的計算性能?；谶@些器件的解決方案往往需要增加獨立的FPGA來(lái)解決此類(lèi)低效率問(wèn)題。

　　可編程性與性能

　　Zynq SoC相對于以GPU和DSP為中心的SoC而言，其主要優(yōu)勢就是具有的可編程性和高性能。ARM處理系統具有軟件可編程性，FPGA邏輯可通過(guò)HDL或C++編程，甚至I/O也是全面可編程的。這樣，客戶(hù)就能創(chuàng )建出適合其特定應用的極高性能Smarter視覺(jué)系統，并讓其系統從競爭產(chǎn)品中脫穎而出。

　　圖2給出了smarter視覺(jué)系統的一般性信號流程，從中可以看出Zynq All Programmable SoC相對于基于A(yíng)RM和DSP以及基于A(yíng)RM和GPU的ASSP解決方案的優(yōu)勢。

　　流程中第一個(gè)信號處理模塊(綠色)是連接器件到攝像頭傳感器的輸入。在Zynq SoC中，開(kāi)發(fā)人員可讓多種不同I/O信號適應于客戶(hù)連接的任何攝像頭需要。。下一個(gè)信號處理模塊執行像素級處理或視頻處理工作(具體取決于應用是面向圖形處理還是顯示)。再下一個(gè)模塊執行圖像分析功能，這是一個(gè)計算密集型任務(wù)，通常需要并行計算，而這則是FPGA最擅長(cháng)的任務(wù)。通過(guò)后續三個(gè)模塊(紅色)，處理系統從分析功能中獲得元數據結果，創(chuàng )建結果的圖形化表達(圖形步驟)，然后對結果編碼用于發(fā)送。

　　在Zynq SoC中，處理子系統和FPGA邏輯協(xié)同工作。如果需要壓縮，可以方便地在FPGA邏輯中實(shí)現合適的編解碼器。然后在最終的信號處理模塊(標示為“輸出”)中，開(kāi)發(fā)人員使用Zynq SoC的可編程I/O，可以滿(mǎn)足多種不同通信協(xié)議和視頻傳輸標準的要求，有的是廠(chǎng)商專(zhuān)有標準，有的是特定市場(chǎng)標準，還有的則是業(yè)界標準IP協(xié)議。。與之相比，當開(kāi)發(fā)人員采用以DSP和GPU為中心的SoC開(kāi)發(fā)算法時(shí)，可能ASSP中的DSP或GPU難以提供所需的性能。為了彌補這種性能不足，開(kāi)發(fā)人員往往還要在系統中采用獨立的FPGA。