電源設計基礎:PCB設計技巧40個(gè)疑難問(wèn)答

20、適當選擇PCB 與外殼接地的點(diǎn)的原則是什么?

選擇PCB 與外殼接地點(diǎn)選擇的原則是利用chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB 的地層與chassis ground 做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。

21、電路板DEBUG 應從那幾個(gè)方面著(zhù)手?

就數字電路而言，首先先依序確定三件事情：

1. 確認所有電源值的大小均達到設計所需。有些多重電源的系統可能會(huì )要求某些電源之間起來(lái)的順序與快慢有某種規范。

2. 確認所有時(shí)鐘信號頻率都工作正常且信號邊緣上沒(méi)有非單調(non-monotonic)的問(wèn)題。

3. 確認reset 信號是否達到規范要求。

這些都正常的話(huà)，芯片應該要發(fā)出第一個(gè)周期(cycle)的信號。接下來(lái)依照系統運作原理與bus protocol 來(lái)debug。

22、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線(xiàn)密度，但是這樣有可能導致走線(xiàn)的相互干擾增強，同時(shí)走線(xiàn)過(guò)細也使阻抗無(wú)法降低，請專(zhuān)家介紹在高速(>100MHz)高密度PCB 設計中的技巧?

在設計高速高密度PCB 時(shí)，串擾(crosstalk interference)確實(shí)是要特別注意的，因為它對時(shí)序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：

1.控制走線(xiàn)特性阻抗的連續與匹配。

2.走線(xiàn)間距的大小。一般?？吹降拈g距為兩倍線(xiàn)寬?？梢酝高^(guò)仿真來(lái)知道走線(xiàn)間距對時(shí)序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結果可能不同。

3.選擇適當的端接方式。

4.避免上下相鄰兩層的走線(xiàn)方向相同，甚至有走線(xiàn)正好上下重迭在一起，因為這種串擾比同層相鄰走線(xiàn)的情形還大。

5.利用盲埋孔(blind/buried via)來(lái)增加走線(xiàn)面積。但是PCB 板的制作成本會(huì )增加。在實(shí)際執行時(shí)確實(shí)很難達到完全平行與等長(cháng)，不過(guò)還是要盡量做到。除此以外，可以預留差分端接和共模端接，以緩和對時(shí)序與信號完整性的影響。

23、模擬電源處的濾波經(jīng)常是用LC 電路。但是為什么有時(shí)LC 比RC 濾波效果差?

LC 與RC 濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。因為電感的感抗(reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC 濾波要付出的代價(jià)是電阻本身會(huì )耗能，效率較差，且要注意所選電阻能承受的功率。

24、濾波時(shí)選用電感，電容值的方法是什么?

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應能力。如果LC 的輸出端會(huì )有機會(huì )需要瞬間輸出大電流，則電感值太大會(huì )阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì )較大。而電容的ESR/ESL 也會(huì )有影響。另外，如果這LC 是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。

25、如何盡可能的達到EMC 要求，又不致造成太大的成本壓力?

PCB 板上會(huì )因EMC 而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferritebead、choke 等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個(gè)系統通過(guò)EMC 的要求。以下僅就PCB 板的設計技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應。

1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。 2、注意高頻器件擺放的位置，不要太靠近對外的連接器。

3、注意高速信號的阻抗匹配，走線(xiàn)層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

5、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到chassis ground。

6、可適當運用ground guard/shunt traces 在一些特別高速的信號旁。但要注意guard/shunttraces 對走線(xiàn)特性阻抗的影響。

7、電源層比地層內縮20H，H 為電源層與地層之間的距離。

26、當一塊PCB 板中有多個(gè)數/模功能塊時(shí)，常規做法是要將數/模地分開(kāi)，原因何在?

將數/模地分開(kāi)的原因是因為數字電路在高低電位切換時(shí)會(huì )在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關(guān)。如果地平面上不分割且由數字區域電路所產(chǎn)生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉， 模擬的信號依然會(huì )被地噪聲干擾。也就是說(shuō)數模地不分割的方式只能在模擬電路區域距產(chǎn)生大噪聲的數字電路區域較遠時(shí)使用。

27、另一種作法是在確保數/模分開(kāi)布局，且數/模信號走線(xiàn)相互不交叉的情況下，整個(gè)PCB板地不做分割，數/模地都連到這個(gè)地平面上。道理何在?

數模信號走線(xiàn)不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(return currentpath)會(huì )盡量沿著(zhù)走線(xiàn)的下方附近的地流回數字信號的源頭，若數模信號走線(xiàn)交叉，則返回電流所產(chǎn)生的噪聲便會(huì )出現在模擬電路區域內。

28、在高速PCB 設計原理圖設計時(shí)，如何考慮阻抗匹配問(wèn)題?

在設計高速PCB 電路時(shí)，阻抗匹配是設計的要素之一。而阻抗值跟走線(xiàn)方式有絕對的關(guān)系，例如是走在表面(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線(xiàn)寬度，PCB 材質(zhì)等均會(huì )影響走線(xiàn)的特性阻抗值。也就是說(shuō)要在布線(xiàn)后才能確定阻抗值。一般仿真軟件會(huì )因線(xiàn)路模型或所使用的數學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續的布線(xiàn)情況，這時(shí)候在原理圖上只能預留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線(xiàn)阻抗不連續的效應。真正根本解決問(wèn)題的方法還是布線(xiàn)時(shí)盡量注意避免阻抗不連續的發(fā)生。

29、哪里能提供比較準確的IBIS 模型庫?

IBIS 模型的準確性直接影響到仿真的結果?；旧螴BIS 可看成是實(shí)際芯片I/O buffer 等效電路的電氣特性資料，一般可由SPICE 模型轉換而得 (亦可采用測量，但限制較多)，而SPICE的資料與芯片制造有絕對的關(guān)系，所以同樣一個(gè)器件不同芯片廠(chǎng)商提供，其SPICE 的資料是不同的，進(jìn)而轉換后的IBIS 模型內之資料也會(huì )隨之而異。也就是說(shuō)，如果用了A 廠(chǎng)商的器件，只有他們有能力提供他們器件準確模型資料，因為沒(méi)有其它人會(huì )比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠(chǎng)商所提供的IBIS 不準確， 只能不斷要求該廠(chǎng)商改進(jìn)才是根本解決之道。

30、在高速PCB 設計時(shí)，設計者應該從那些方面去考慮EMC、EMI 的規則呢?

一般EMI/EMC 設計時(shí)需要同時(shí)考慮輻射(radiated)與傳導(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(30MHz). 所以不能只注意高頻而忽略低頻的部分.

一個(gè)好的EMI/EMC 設計必須一開(kāi)始布局時(shí)就要考慮到器件的位置, PCB 迭層的安排, 重要聯(lián)機的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì )事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當的選擇PCB 與外殼的接地點(diǎn)(chassis ground)。

31、如何選擇EDA 工具?

目前的PCB 設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1.3.4 可以選擇PADS 或Cadence 性能價(jià)格比都不錯。PLD 的設計的初學(xué)者可以采用PLD 芯片廠(chǎng)家提供的集成環(huán)境，在做到百萬(wàn)門(mén)以上的設計時(shí)可以選用單點(diǎn)工具。

32、請推薦一種適合于高速信號處理和傳輸的EDA 軟件。

常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類(lèi)設計往往占據了70%的應用場(chǎng)合。在做高速電路設計，模擬和數字混合電路，采用Cadence的解決方案應該屬于性能價(jià)格比較好的軟件，當然Mentor 的性能還是非常不錯的，特別是它的