高準確度可程控延遲快前沿外觸發(fā)脈沖信號源的設計(圖)

設計原理
　　隨著(zhù)各種高新前沿技術(shù)的迅猛發(fā)展，傳統設計的固定延遲時(shí)間的快前沿脈沖源，已不能滿(mǎn)足需要，常常需要在一定范圍內可對延遲時(shí)間進(jìn)行任意設置。一般講來(lái)常規的設計有兩種方法。一是將多個(gè)具有不同延遲時(shí)間的固定延遲脈沖產(chǎn)生電路單元，組合成一個(gè)可程控的電路，通過(guò)計算機的控制來(lái)獲得不同延遲時(shí)間的快沿脈沖輸出，但很難達到高準確度的延遲時(shí)間和較好的快沿特性以及較高的脈沖形狀的一致性。主要原因是在多個(gè)固定延遲單元電路的接入點(diǎn)處，不管是電子式還是機械式開(kāi)關(guān)，其接觸電阻都是一個(gè)隨機參數，并且該參數還受到電路周?chē)h(huán)境的影響，從而使輸出的脈沖前沿和延遲時(shí)間產(chǎn)生較大的隨機誤差，并且很難消除。而且采用這種方法所設計的電路復雜、體積也較大。二是制作一個(gè)具有較長(cháng)延遲時(shí)間的脈沖產(chǎn)生電路，在電路的不同延遲時(shí)間部位處引出具有不同延遲時(shí)間的信號，再由計算機根據用戶(hù)的需求，將所需延遲時(shí)間的脈沖接入后續的輸出放大電路，以獲得所需的信號。這種設計方法仍然存在前一種設計方法中相同的問(wèn)題，而且對工藝提出了更高的要求。傳統方法的電路是用分離元件構成和傳統工藝制作，要獲得納秒級延遲時(shí)間的脈沖是十分困難的。

　　dallas公司的ds1023s可編程延遲線(xiàn)芯片既具有長(cháng)延遲的快沿脈沖延遲電路的各種性能，又具有與計算機通訊和接受控制的特性，采用這種芯片，可以設計出高準確度可程控延遲快沿脈沖信號源。

系統原理及組成
　　本脈沖信號源主要由納秒級延遲脈沖產(chǎn)生放大輸出電路、微秒級延遲脈沖產(chǎn)生放大輸出電路以及系統控制電路三部分組成。納秒級延遲脈沖產(chǎn)生放大輸出電路和微秒級延遲脈沖產(chǎn)生放大輸出電路是兩個(gè)完全獨立的電路，它們可以同時(shí)使用。納秒級和微秒級的延遲時(shí)間均可以通過(guò)鍵盤(pán)進(jìn)行設置，并通過(guò)各自的顯示器進(jìn)行顯示。高準確度可程控延遲快前沿脈沖信號源原理框圖如圖1所示。

　　納秒級延遲脈沖產(chǎn)生放大輸出電路
　　納秒級延遲脈沖產(chǎn)生放大輸出電路由觸發(fā)脈沖整形電路、納秒級參考和延遲脈沖形成電路，以及參考與延遲脈沖輸出放大電路組成。
　　觸發(fā)脈沖整形電路完成對由外觸發(fā)輸入端送入的