基于FPGA和Quartus II的程控濾波器測量系統的設計方案

1.引言

放大器和濾波器是現代電子系統的重要組成部分，其性能指標的優(yōu)劣直接決定整個(gè)系統的性能。傳統的放大器和濾波器大部分是固定放大倍數和固定的截止頻率。在許多工程領(lǐng)域中，信號頻率范圍是動(dòng)態(tài)的，約在幾Hz到幾十KHz之間，若按最大信號帶寬下選擇運算放大器的性能，會(huì )造成在較低信號頻率下功耗浪費，因此需要可變截止頻率的濾波器進(jìn)行濾波。

本系統利用運算放大器、FPGA、D/A和LCD等核心器件設計程控濾波器和掃頻測試儀，其中掃頻測試儀可用于對濾波器的測試。輸入為mV級信號，電壓增益60dB,10dB可調，誤差小于2%.高通、低通濾波器的截止頻率在1kHz~30kHz,1kHz可調，誤差小于2%.

2.系統結構設計與理論分析

2.1 系統結構框圖

本系統主要由可控放大電路、濾波電路、正弦信號產(chǎn)生電路和FPGA構成，其系統框圖如圖1所示。

前級程控放大采用繼電器來(lái)選擇放大器的反饋電阻以實(shí)現不同的增益，濾波器采用電流型DAC構建傳遞函數實(shí)現，該方法便于控制而成本較低，正弦信號產(chǎn)生采用FPGA查找表的方法，能得理高精準的頻率?？刂坪诵牟捎肗IOS,無(wú)需復雜的外路電路與FPGA進(jìn)行通訊。

2.2 濾波器傳遞函數推導

高通/低通濾波器的原理圖如圖2所示，根據放大器的“虛短虛斷”原理，低通的傳遞函數近似為：

其中濾波器的Q值為：

為得到平坦的巴特沃茲濾波器，則當Q=0.707時(shí)所對的ω即為低通截止頻率。

此時(shí)有NB與fc成正比，NB為正數，為得到截止頻率從1K到 ,則fc=1000NB/8,當NB=240時(shí)，fc=30KHz.選擇C0=820pF,此時(shí)有(R1+R2)/R1=1.225,取R1=20KΩ，R2=4.5KΩ。

2.3 掃頻測試原理在F P G A中的R O M導入1 2位的正弦數表， 共4 0 9 6 個(gè)點(diǎn)， 共有1 2 根地址線(xiàn)，FPGA的晶振為50MHz,通過(guò)鎖相環(huán)倍頻到200MHz,通過(guò)累加器輸入頻率控制字和相位控制字，控制查找表的速度，來(lái)實(shí)現不同頻率的輸出。

通過(guò)編程改變頻率控制字，從而改變輸出頻率。系統對每一個(gè)不同頻率的頻點(diǎn)進(jìn)行測量，經(jīng)過(guò)A D 6 3 7將交流轉換為直流后，通過(guò)TI公司的模數轉換芯片ADS7886,將有效值送入處理器，并通過(guò)掃頻的點(diǎn)繪制相應的曲線(xiàn)，得到頻幅響應曲線(xiàn)。

3.硬件電路與軟件實(shí)現

3.1 程控放大器

為得到很高的增益，采用兩級放大器級聯(lián)的方式來(lái)實(shí)現。用FPGA給74HC595發(fā)送控制字來(lái)控制繼電器的開(kāi)合，選擇放大器的不同的反饋電阻，以實(shí)現不同的增益放大。圖3所示為程控放大器的連接電路圖。

每一級增益分配為0 d B 、1 0 d B 、20dB、30dB,通過(guò)模擬開(kāi)關(guān)同時(shí)控制兩級增益，可以使總體增益分別為0 d B、10dB、20dB、30dB、40dB、50dB和60dB.

其中調節R9和R10可以抑制失調電壓。