無(wú)線(xiàn)傳感器網(wǎng)絡(luò )SOC芯片的低功耗設計

1. 引言

無(wú)線(xiàn)傳感器網(wǎng)絡(luò )（WSNs）集成了傳感器技術(shù)，嵌入式計算技術(shù)，無(wú)線(xiàn)網(wǎng)絡(luò )通信技術(shù)，分布式信息處理技術(shù)以及微機電技術(shù)，是當前的一個(gè)研究熱點(diǎn)。無(wú)線(xiàn)傳感器網(wǎng)絡(luò )可以在廣泛的應用領(lǐng) 域內實(shí)現復雜的監測和追蹤任務(wù)，是一種隨機分布的集成傳感器，數據處理單元和通信的微小節點(diǎn)，通過(guò)自組織的方式構成的無(wú)線(xiàn)網(wǎng)絡(luò )。無(wú)線(xiàn)傳感器網(wǎng)絡(luò )節點(diǎn)一般包括傳感單元，嵌入式處理單元，無(wú)線(xiàn)通信單元以及電源自供電系統，定位系統等。作為一種特殊的Ad hoc，它除了動(dòng)態(tài)拓撲，自組織，多跳路由，帶寬受限等，還具有其一個(gè)極為顯著(zhù)的特征：對于能量的限制。所以，網(wǎng)絡(luò )節點(diǎn)具有低功耗，低成本和小體積的特點(diǎn)。

隨著(zhù)IC制造工藝的迅速發(fā)展，片上系統（SOC）得到廣泛的應用。SOC把系統的處理機制、模型算法、芯片結構、各層次電路及器件的設計緊密結合，在一塊芯片上完成了整個(gè)系統。它相對于傳統的多IC組成的電子系統有以下幾個(gè)優(yōu)勢：低功耗、高可靠性（減少芯片對外管腳數，減少外圍驅動(dòng)接口單元與電路板間的信號傳遞，內嵌的線(xiàn)路可以避免系統干擾）、高集成度。
本文提出了一種無(wú)線(xiàn)傳感器網(wǎng)絡(luò )節點(diǎn)的SOC解決方案，分析了無(wú)線(xiàn)傳感網(wǎng)絡(luò )節點(diǎn)的體系結構，并從系統級，結構級，RTL級及物理設計幾個(gè)方面闡述了無(wú)線(xiàn)傳感網(wǎng)絡(luò )節點(diǎn)芯片的低功耗設計。

2. SOC片上系統及VLSI低功耗實(shí)現

隨著(zhù)IC制造工藝的迅速發(fā)展，片上系統（SOC）得到廣泛的應用。SOC把系統的處理機制、模型算法、芯片結構、各層次電路及器件的設計緊密結合，在一片完成了整個(gè)復雜的系統。它相對于傳統的多IC組成的電子系統有以下幾個(gè)優(yōu)勢：低功耗、可靠性（減少芯片對外管腳數，減少外圍驅動(dòng)接口單元與電路板間的信號傳遞，內嵌的線(xiàn)路可以避免系統干擾）、高集成度、較少開(kāi)發(fā)成本、較短的開(kāi)發(fā)周期。

VLSI低功耗設計及優(yōu)化是一個(gè)非常復雜的問(wèn)題，一般從下面幾個(gè)階段來(lái)考慮：

1． 系統設計階段。在這個(gè)階段要從軟硬件協(xié)調設計綜合來(lái)考慮。在實(shí)現應用功能的基礎上，來(lái)選擇哪些功能由硬件來(lái)實(shí)現，哪些功耗大的操作由軟件來(lái)執行。同時(shí)，在系統設計，還要考慮硬件本身的電源模式：設計睡眠模式及喚醒操作。同時(shí)采用功耗管理策略，及變電壓技術(shù)。

2． 結構層次。采用總線(xiàn)編碼技術(shù)，主要是通過(guò)降低翻轉活動(dòng)來(lái)降低功耗。采用并行結構，用面積換性能的同時(shí)，可以把工作頻率降低下來(lái)，以降低功耗。采用流水線(xiàn)結構，這個(gè)方法其實(shí)為重定時(shí)(retiming)的特例，通過(guò)縮短關(guān)鍵路徑，減少路徑上充放電容的數值，來(lái)減少功耗。其它的Retiming(重定時(shí))，Unfolding(展開(kāi))也可以在算法層次上降低功耗。

3． RTL級。主要通過(guò)采用低功耗的綜合流程來(lái)降低功耗。在這個(gè)階段會(huì )加入門(mén)控時(shí)鐘從而降低動(dòng)態(tài)翻轉率。

4． 物理設計。采用多電源多閾值電壓?jiǎn)卧獛?，及低功?BR>物理設計流程及EDA軟件。設計多電源域，優(yōu)化動(dòng)態(tài)功耗來(lái)降低功耗。在時(shí)鐘樹(shù)綜合時(shí)，在平衡skew的同時(shí)，盡量在翻轉率較低的節點(diǎn)插入驅動(dòng)。

3. 系統層次上的低功耗設計

從軟硬件協(xié)調工作的角度來(lái)考慮，設計出來(lái)無(wú)線(xiàn)傳感器網(wǎng)絡(luò )節點(diǎn)結構如圖 1所示。整個(gè)系統通過(guò)核心單元RISC CPU核來(lái)協(xié)調各子模塊的通信及工作。TRF6903芯片為低功耗低電壓的多頻帶射頻RF收發(fā)芯片，它支持315/433/868/915 Mhz可選頻段，支持跳頻協(xié)議，內部完成FSK/OOK調制，速度可達64kbps。TRF6903低功耗的特點(diǎn)使其適合于電池供電，這與網(wǎng)絡(luò )節點(diǎn)的低功耗要求是一致的。

基帶處理單元模塊，用來(lái)實(shí)現基于IEEE 802.15.4協(xié)議的物理層及部分數據鏈路層的功能；數據鏈路層以上層協(xié)議可以采用軟件實(shí)現可以節省功耗。這是因為復雜的網(wǎng)絡(luò )層，傳輸層，應用層如果用硬件實(shí)現，雖然在速度上會(huì )有所提高，但是硬件復雜度也隨之提高，這樣必然帶來(lái)功耗的提高。

圖 1無(wú)線(xiàn)傳感器網(wǎng)絡(luò )節點(diǎn)SOC設計框圖

在系統層次上，RISC CPU核設計了空閑模式及停止模式，來(lái)節省功耗。RISC CPU核進(jìn)入空閑模式或停止模式時(shí)，CPU內部時(shí)鐘停止運行，同時(shí)內部寄存器保持數據。