基于FPGA的微型數字存儲系統設計方案
加入技術(shù)交流群
1 引言
針對航天測試系統的應用需求，提出一種基于FPGA的微型數字存儲系統設計方案。該系統是在傳統存儲測試系統的基礎上，利用可編程邏輯器件FPGA對傳統存儲測試系統進(jìn)行單元電路的二次集成，使測試系統體積大幅減小，功耗急劇降低，從而提高系統的抗高過(guò)載性能，增加系統靈活性、通用性和可靠性。FPGA不僅完成控制存儲及大部分的相關(guān)數字邏輯單元電路，而且使得整個(gè)存儲系統更為簡(jiǎn)單，布線(xiàn)也更容易。另外，系統FPGA編程就是按照預定功能連接器件內的熔絲，從而使其完成特定邏輯功能的過(guò)程，一旦完成編程，FPGA就相當于一片能夠完成特定功能的集成電路，因而無(wú)需擔心程序運行路徑出錯，這與單片機有本質(zhì)區別。
2 系統硬件設計
2．1 器件選型
2．1．1 電源
系統中，FPGA工作電壓為3．3 V和2．5 V，USB接口器件CY7C68013 工作電壓為3．3 V，Flash工作電壓為3．3 V，系統需通過(guò)電源器件TPS70358將電壓轉換為3．3 V和2．5 V，為系統各器件提供電源。TPS70358是新一代的集成
2．1．2 現場(chǎng)可編程門(mén)陣列(FPGA)XC2S50
該系統采用XC2S50型FPGA控制各個(gè)接口，該器件是xilinx公司生產(chǎn)的Sparran II系列高性能現場(chǎng)可編程門(mén)陣列(FPGA)，具有如下特點(diǎn)：內置標準JTAG接口，支持3．3 V在系統可編程(ISP)；3．3 V電源，集成密度為50 000個(gè)可用門(mén)；引腳到引腳的延時(shí)7．5 ns，系統頻率高達200 MHz。采用單片FPGA實(shí)現邏輯控制功能簡(jiǎn)化電路設計，提高系統可靠性。且XC2S50系統可編程，只需將一根下載電纜連接到目標板上，就可多次重復編程，方便電路調試。
2．1．3 USB 2．0控制器CY7C68013
CY7C68013是Cypress公司生產(chǎn)的一款USB 2．0控制器，該器件具有運算速度快、功耗小和性?xún)r(jià)比高等特點(diǎn)。時(shí)鐘周期高達40 MHz，每執行1條指令需4個(gè)時(shí)鐘周期；其內部集成有USB接口，I2C總線(xiàn)接口等，該系統設計實(shí)際數據傳輸速度高達10 MHz。
2．2 電路設計思路
圖1為系統硬件結構框圖，計算機通過(guò)USB接口控制可編程邏輯器件FPGA實(shí)現對Flash存儲器的塊擦除、頁(yè)編程、讀數據等操作。
塊擦除操作時(shí)，計算機通過(guò)USB接口向FPGA發(fā)送指令，FPGA接收到指令后對Flash存儲器進(jìn)行塊擦除操作，并將狀態(tài)返回計算機；頁(yè)編程操作時(shí)， FPGA接收計算機并行接口發(fā)送的指令，立即對Flash存儲器進(jìn)行頁(yè)編程操作，先寫(xiě)命令，再寫(xiě)要編程的地址，然后將數據發(fā)送到Flash存儲器中；讀取數據操作時(shí)，FPGA首先接收計算機發(fā)出的指令，然后對Flash存儲器進(jìn)行讀取數據操作，先寫(xiě)命令，再寫(xiě)要讀取的地址，然后開(kāi)始輸出數據，并將狀態(tài)返回計算機并行接口。
評論