基于FPGA的絕對式編碼器通信接口設計
加入技術(shù)交流群
在本接口的研發(fā)過(guò)程中，對FPGA的開(kāi)發(fā)采用Altera公司的Quartus II 5.1集成環(huán)境，硬件描述語(yǔ)言為VHDL語(yǔ)言。圖4為主程序流程圖。
圖5為碼盤(pán)與FPGA之間的通信波形，從位置信號可以看出該接口工作正常。
3 結束語(yǔ)
本文設計了一種基于FPGA的絕對式碼盤(pán)智能接口，用以進(jìn)行絕對式編碼器和伺服驅動(dòng)器DSP處理器之間的通信。并且具CRC校驗等糾錯功能。該接口基本可以替代價(jià)格昂貴的專(zhuān)用接口芯片，降低產(chǎn)品的成本，促進(jìn)伺服電機驅動(dòng)器的國產(chǎn)化進(jìn)程。
評論