軟件無(wú)線(xiàn)電設計中ASIC、FPGA和DSP的選擇

　　可編程性

　　DSP和FPGA可輕易地進(jìn)行重配置，以實(shí)現軟件無(wú)線(xiàn)電設計的各種功能?，F有的通信ASIC雖然可以較低的成本提供更好的性能，但提供的可編程能力非常有限。

　　問(wèn)題的關(guān)鍵是，在諸多的無(wú)線(xiàn)ASIC中是否有一種適合于特定要求的數字無(wú)線(xiàn)產(chǎn)品。在純軟件無(wú)線(xiàn)電結構中，顯然沒(méi)有一種ASIC具有這樣的功能，但實(shí)際上也只有很少的數字無(wú)線(xiàn)設計需要這樣高的靈活性。因此軟件無(wú)線(xiàn)電產(chǎn)品開(kāi)發(fā)的關(guān)鍵步驟就是確定系統每項功能所需的可編程特性，并確定現有的ASIC是否可以提供這項功能。

　　確定器件的處理功能可通過(guò)既支持W-CDMA也支持GSM的基站收發(fā)器結構來(lái)說(shuō)明。由于W-CDMA采用了擴頻通信技術(shù)，因此許多用戶(hù)可共享一條射頻(RF)信道。在上行鏈路1,920至1,980MHz之間和下行鏈路2,110至2,170 MHz之間，W-CDMA信號在每條信道中占據5MHz的帶寬。

　　另一方面，在GSM系統的每條射頻信道中，窄帶TDMA技術(shù)一般只支持8個(gè)用戶(hù)。在上行鏈路890至915MHz之間和下行鏈路935至960MHz之間，窄帶TDMA的每條信道占據200kHz帶寬。

　　為了在軟件無(wú)線(xiàn)電結構中有效地兼顧上述標準間的差異，中頻(IF)處理器的數字上行轉換器和下行轉換器都必須提供可編程的信道選擇、濾波器配置和采樣比調節。Intersil、Graychip和Analog Devices公司的新型多標準數字收發(fā)器ASIC均可提供許多可編程特性。

　　例如，Graychip的GC4016數字下行轉換器可重配置為最大可用基帶帶寬為每信道2.25 MHz的4信道窄帶下行轉換器，也可重配置為最大可用基帶帶寬為9 MHz的單信道寬帶下行轉換器。此外，GC4016還將在每個(gè)信道中支持用戶(hù)可編程的基帶濾波器和重采樣器，這使得該器件適用于指定結構的中頻處理。

　　但如果要求這些器件在將來(lái)支持升級到尚未定義的4G無(wú)線(xiàn)結構，ASIC在數字無(wú)線(xiàn)設計中的適用度也將隨之發(fā)生變化。例如在無(wú)線(xiàn)領(lǐng)域中，關(guān)于是否應在4G系統結構中采用正交頻分多路復用(OFDM)技術(shù)還存在諸多分歧，很多設計人員認為OFDM在多徑環(huán)境下具有較強的魯棒性，并可兼容多種寬帶標準，如局域多點(diǎn)分布式業(yè)務(wù)(LMDS)和多信道多點(diǎn)分布式業(yè)務(wù)(MMDS)。

　　然而，由于4G標準尚未定義，而且在該結構中任何ASIC信號處理器件的使用都將給未來(lái)的升級帶來(lái)無(wú)法預料的風(fēng)險，因此中頻處理也必須使用FPGA或DSP器件。

　　隨著(zhù)信號處理越來(lái)越多的來(lái)自數字中頻輸入，4G結構中的處理算法也變得越來(lái)越專(zhuān)業(yè)化，這限制了單個(gè)ASIC器件滿(mǎn)足所需可編程要求的能力。

　　在3G/GSM無(wú)線(xiàn)應用中，W-CDMA采用了由透平編碼和卷積編碼組合而成的糾錯機制，由此滿(mǎn)足所需的誤碼率(BER)性能要求。另一方面，GSM采用卷積編碼和Fire編碼的組合作為其糾錯機制，因此定位于特定糾錯算法的商用ASIC器件將不再適用于GSM平臺，而FPGA或DSP實(shí)現則是一種更好的選擇。

　　集成度

　　ASIC器件在軟件無(wú)線(xiàn)電結構設計中的另一劣勢是集成度。隨著(zhù)ASIC、DSP和FPGA開(kāi)發(fā)技術(shù)的不斷進(jìn)步，在單個(gè)器件中集成的功能也急劇增加。但對于A(yíng)SIC，靈活性將隨集成度的增加而降低。

　　例如，充當數字收發(fā)器的ASIC芯片完全適用于多種空中接口標準，包括GSM、IS-136、CDMA2000和UMTS W-CDMA。如果在A(yíng)SIC中添加了CDMA碼片率處理器，那么該ASIC就不再適用于GSM和IS-136。如果在A(yíng)SIC中添加一個(gè)支持QPSK、 8PSK和16QAM調制方案的調制器或解調器，就能使其成為實(shí)現CDMA高速數據速率(HDR)規范的有效解決方案，但不再適用于任何其他標準。

　　在這一級集成度上，多個(gè)ASIC器件需要支持多個(gè)空間接口標準，但這通常有些不切實(shí)際。

　　與ASIC器件相比，DSP或FPGA器件可輕松地集成多種數字無(wú)線(xiàn)功能，并且不會(huì )顯著(zhù)降低器件的靈活性。

　　在上例中，CDMA2000 HDR ASIC提供的大多數功能均能在Xilinx公司的XCV1000E上實(shí)現，如表1所示。這樣的集成度通常導致這些產(chǎn)品與基于A(yíng)SIC的器件相比，具有更小的整體波形因數以及更高的靈活性。