一種基于FPGA的高速通信系統研究與設計

　　0 引言

　　遠程通信系統和遠程監控系統對信號傳輸有兩方面的要求：一方面要求接口靈活且有較高的數據傳輸帶寬；另一方面要求系統的傳輸距離遠。傳統接口如UART，USB，以太網(wǎng)等在傳輸帶寬和傳輸距離上均無(wú)法滿(mǎn)足要求。

　　低壓差分信號(LVDS)是一種低擺幅的差分信號技術(shù)。LVDS的恒流源模式及低擺幅輸出使傳輸速度可以從數百Mb／s到2 Gb／s以上。差分傳輸方式使LVDS信號對共模輸入噪聲有更強的抵抗能力。LVDS技術(shù)功耗低，100Ω的負載電阻功耗僅有1．2 mW。這些特點(diǎn)使得LVDS技術(shù)廣泛應用在許多要求高速度與低功耗的領(lǐng)域。

　　隨著(zhù)半導體工藝進(jìn)步，現場(chǎng)可編程邏輯陣列(FPGA)的性能和集成度在不斷提高，同時(shí)成本在下降。FPGA片內資源豐富且靈活性強。通過(guò)配置邏輯資源和I／O，可以生成支持各種標準的接口，適合完成接口間的通信工作。FPGA的可重構性使相同的硬件環(huán)境可以實(shí)現不同的功能，節約了系統升級和更改的成本。

　　1 系統構成及原理

　　高速數據傳輸系統的原理框圖如圖1所示。整個(gè)系統由發(fā)送板、接收板和傳輸線(xiàn)三部分組成。

　　發(fā)送板主要由接口電路、FPGA和電纜驅動(dòng)電路組成，完成的功能是將輸入的各種信號轉換為串行數據幀通過(guò)傳輸鏈路進(jìn)行傳輸。接收板主要由接收均衡電路、時(shí)鐘恢復電路、FPGA和接口電路組成，實(shí)現將串行數據幀接收并恢復成原始信號的功能。傳輸線(xiàn)選用同軸電纜。與雙絞線(xiàn)相比同軸電纜的抗干擾能力強、傳輸距離遠，與光纜相比同軸電纜的成本低。同軸電纜適合本系統這種傳輸速率低于200 Mb／s，傳輸距離小于300 m的應用場(chǎng)合。

　　系統的輸入信號包括串口信號、網(wǎng)絡(luò )信號和并行視頻信號等。分別選用MAX232，RTL8201，SN74LVC4245等芯片組成接口電路，將輸入信號轉換為FPGA支持的LVTTL／LVCMOS電平信號，起到保護器件和增加信號驅動(dòng)能力的作用。

　　接收板FPGA首先完成系統輸入信號的接收工作，再將異步時(shí)鐘域的信號轉換到統一的系統時(shí)鐘下，接下來(lái)將信號并串轉換并添加起始位、停止位和校驗位組成特定的幀格式，然后對其進(jìn)行8 B／10 B編碼，最后通過(guò)差分I／O以L(fǎng)VDS電平輸出。接收板FPGA接收到串行信號后將信號解碼、解幀，抽取出原始數據進(jìn)行恢復，最后通過(guò)相應的I／O將恢復后的信號輸出給各接口。

　　從FPGA直接輸出的LVDS信號在100 Mb／s傳輸速率下傳輸距離不足10 m，需要使用電纜驅動(dòng)電路增加LVDS信號的驅動(dòng)能力，同時(shí)使用接收均衡電路補償通過(guò)電纜傳輸后衰減的信號，達到加強系統長(cháng)距離傳送能力的目的。

　　如果使用1根同軸電纜傳輸時(shí)鐘，其余傳輸數據，會(huì )因為無(wú)法保證這些電纜嚴格等長(cháng)導致接收數據的建立時(shí)間和保持時(shí)間無(wú)法滿(mǎn)足后級電路的要求。另一方面，經(jīng)過(guò)傳輸后時(shí)鐘信號的Jitter會(huì )增加，使FPGA內部的PLL無(wú)法鎖定時(shí)鐘。本系統電纜上傳輸的都是數據信號，接收端同步時(shí)鐘通過(guò)時(shí)鐘恢復電路從串行數據中還原。