一種基于FPGA的電子穩像系統的研究與設計
加入技術(shù)交流群
2 系統集成
綜上所述，完整的電子穩像系統結構如圖8所示。攝像頭輸入的信號采用PAL制式，經(jīng)過(guò)視頻處理接口后形成RGB565格式的數字視頻信號和控制信息;幀存控制器作為整個(gè)平臺的核心，在將數據寫(xiě)入幀存儲器的同時(shí)，對數字化的圖像信息進(jìn)行去隔行處理，再將數據讀出送往VGA控制器時(shí)進(jìn)行放大變換。VGA控制器則負責將數據按照VGA標準時(shí)序送往顯示器上。
在該平臺上實(shí)現了文獻中K0等人提出的一種最簡(jiǎn)單的基本位平面的電子穩像算法，對于8位的灰度圖像，可以表示為：利用第4層進(jìn)行運算，其依據是在多幀圖像進(jìn)行BPM運算后發(fā)現，該層的誤差結果較平滑。然而，K0的BMP-b4算法在不同的圖像序列和信噪比的情況下，并不能總得到一個(gè)最優(yōu)解;在某些情況下，b4、b5或b6會(huì )得到更好的結果。
目前資料顯示電子穩像技術(shù)作為近年新興技術(shù)還處于試驗研究階段，因其適用范圍廣闊而展現了樂(lè )觀(guān)的研發(fā)前景。
p2p機相關(guān)文章:p2p原理
評論