數字頻率信號校正的FPGA實(shí)現
加入技術(shù)交流群
3 實(shí)現方案與仿真結果
3．1 實(shí)現方案
CORDIC算法的流水線(xiàn)流程圖如圖2所示，該方法采用7級流水線(xiàn)，故可大大提高計算速度。
3．2 仿真結果
基于CORDIC算法的正余弦信號發(fā)生器的仿真結果如圖3所示，由圖3可見(jiàn)，該算法可以實(shí)現標準的正弦波和余弦波，并可直接作為頻偏校正單元。
4 結束語(yǔ)
本文通過(guò)對CORDIC算法的工作原理進(jìn)行分析，給出了基于CORDIC算法和FPGA實(shí)現數字頻率校正的實(shí)現方案。仿真結果證明，該方法可以實(shí)現標準的正弦波和余弦波信號，可以直接作為頻偏校正單元來(lái)對數字頻率信號進(jìn)行校正。
評論