數字頻率信號校正的FPGA實(shí)現

　　一般情況下，當旋轉的次數足夠大時(shí)，Ki一般為常數。由于在實(shí)現時(shí)，可在最終的計算結果中再乘以這一常數，所以，可以去掉式(3)中的Ki，這樣，迭代方程就僅含移位和加法運算，從而大大的簡(jiǎn)化了FPGA的實(shí)現復雜性。由于還需要一個(gè)方程決定di的符號，引入變量zi表示每次旋轉預定角度的累加值：

　　這樣，CORDIC算法的迭代方程可表示為：

　　其最終結果為：

　　在頻偏校正電路中，通常需要根據給定相位θ產(chǎn)生余弦信號cosθ和正弦信號sinθ。為了產(chǎn)生標準且無(wú)放大的正弦和余弦信號，可令輸入向量的y分量(即yo)為0，x分量(即xo)為1／An，這樣，式(6)就可簡(jiǎn)化為：

　　可見(jiàn)，經(jīng)過(guò)上述處理就可將輸入相位zo轉換為標準的正弦和余弦信號。

　　2 CORDIC算法的FPGA實(shí)現

　　用FPGA實(shí)現CORDIC算法，最常用的方法有迭代算法和基于流水線(xiàn)的算法。CORDIC迭代算法只有一級迭代單元，在系統時(shí)鐘的驅動(dòng)下，可將迭代單元的輸出作為本級的輸入，并通過(guò)同一級迭代完成計算。迭代算法的硬件開(kāi)銷(xiāo)很小，但完成一次CORDIC運算需要多個(gè)時(shí)鐘周期，其運算速度相對較慢。

　　在CORDIC流水線(xiàn)結構算法中，每一級CORDIC迭代運算都使用單獨的運算單元，當流水線(xiàn)填滿(mǎn)之后，每個(gè)時(shí)鐘周期都馬上會(huì )計算出一組結果，所以計算速度很快。

　　雖然流水線(xiàn)結構算法的計算速度很快，但其精度會(huì )受到流水線(xiàn)級數的限制。而要提高精度，就必須增加流水線(xiàn)級數，從而增大硬件開(kāi)銷(xiāo)，因此，流水線(xiàn)級數的選擇要兼顧速度和精度的要求。