自動(dòng)售貨機控制模塊VHDL程序設計及FPGA實(shí)現

　　編譯、仿真及FPGA實(shí)現

　　在A(yíng)ltera公司的可編程邏輯器件集成開(kāi)發(fā)平臺Quartus II 8.0下完成程序的編輯、編譯并進(jìn)行時(shí)序仿真。

　　1）編譯：編譯是EDA設計中的核心環(huán)節。軟件將對設計輸入文件進(jìn)行邏輯化簡(jiǎn)、綜合和優(yōu)化， 適當地用一片或多片器件進(jìn)行適配，最后產(chǎn)生編程用的編程文件。主要包括設計編譯和檢查、邏輯優(yōu)化和綜合、適配和分割、布局和布線(xiàn)、生成編程數據文件等過(guò)程。自動(dòng)售貨機控制模塊VHDL文件編譯報告如圖2所示。

圖2 編譯報告

　　報告中給出了進(jìn)行編譯的時(shí)間、采用的開(kāi)發(fā)軟件的版本、頂層設計實(shí)體名、選用器件的系列和型號、時(shí)序分析情況、占用資源情況及引腳使用情況等信息。

　　2）時(shí)序仿真：編譯后對系統和各模塊進(jìn)行時(shí)序仿真，分析其時(shí)序關(guān)系，估計設計的性能及檢查和消除競爭冒險是非常有必要的。仿真前，先利用波形編輯器建立波形文件，仿真結果將會(huì )生成報告文件和輸出信號波形，從中便可以觀(guān)察到各個(gè)節點(diǎn)的信號變化。若發(fā)現錯誤，則返回設計輸入中修改設計邏輯。自動(dòng)售貨機控制模塊仿真波形如圖3所示。

圖3 時(shí)序仿真波形

　　3） FPGA實(shí)現：將編譯階段生成的編程數據文件通過(guò)Quartus II 下載到芯片EPF10K10LC84-4中，并在電子設計自動(dòng)化實(shí)驗系統中進(jìn)行測試得到了正確的結果。