基于FPGA參數關(guān)聯(lián)比較器的預分選器設計

　　引言

　　現代電子戰環(huán)境日趨復雜，信號日趨密集，新體制雷達不斷出現，雷達信號的各個(gè)參數以各種規律變化，因而從密集復雜的信號環(huán)境中分選和識別各種新體制雷達信號就成了電子戰信號處理的一大難題。為了滿(mǎn)足電子支援措施(ESM)實(shí)時(shí)信號分選的需要，對處理器的處理時(shí)間提出了較高的要求：不僅要求處理器的硬件結構具有良好的設計和可不斷優(yōu)化的空間，而且要求器件有較高的集成性，這些已成為不可忽視的因素。經(jīng)過(guò)對相關(guān)器件的深入分析和研究，本文采用高速現場(chǎng)可編程門(mén)陣列器件(FPGA)替代中小規模集成芯片來(lái)設計三參數關(guān)聯(lián)比較器，從而實(shí)現預分選器設計。

　　1 基于關(guān)聯(lián)比較器的信號預分選原理

　　關(guān)聯(lián)比較器技術(shù)對高密度信號環(huán)境下的硬件預分選有著(zhù)積極和重要的意義。關(guān)聯(lián)比較器用于信號預分選的思路源于傳統信號處理方法中的輻射源參數匹配方法。目前，電子戰系統中對雷達信號實(shí)時(shí)分選可利用的信息仍然是雷達信號的五大參數：載頻(RF)、脈寬(PW)、到達方位(DOA)、到達時(shí)間(TOA)、脈幅(PA)。其中RF一般集中在若干離散的頻率點(diǎn)上，聚斂性好，因此是偵察信號處理中最重要的特征之一;DOA取決于雷達和偵察機的相對方位角，當雷達與偵察機之間沒(méi)有相對運動(dòng)時(shí)，DOA為常數，存在相對運動(dòng)時(shí)，DOA變化緩慢，該參數不受雷達信號本身影響，也是偵察信號處理中最重要的特征之一;由于雷達信號PW本身比較穩定，數值分布較集中，具有很好的平穩性和聚斂性，因此也可以作為分選特征之一;由于影響PA的因素太多，使PA的平穩性較差，可信度不高，一般不作為分選依據;而TOA一般作為主處理器的主要分選、識別參數，一般也不作為預處理分選依據。因此從理論上講預處理可利用的有3個(gè)參數：RF，PW，DOA。

　　分選系統的框圖如圖1所示，脈沖分選分為預分選和主分選兩部分，預分選為RF，PW，DOA三參數聯(lián)合分選，由FPGA完成;主分選為重頻(PRI)分選，由DSP完成。

　　根據RF，PW，DOA構成的三參數關(guān)聯(lián)比較器原理如圖2所示。每部雷達信號在空間占據一個(gè)小盒，小盒的中心坐標可以認為是雷達參數，小盒的尺寸取決于參數容差，這與接收機的測量精確度有關(guān)。只要測量達到一定精確度，選取合適的容差范圍，就可以對此小盒內的脈沖進(jìn)行去交錯，最后確定脈沖序列的存在。