如何保護FPGA輸入端的齊納二極管

　　不過(guò)，當將此方案用于較高速率信號時(shí)，寄生RC濾波器的效應就會(huì )使信號失真（圖2）。FPGA應用說(shuō)明中的電路需要做個(gè)變動(dòng)，無(wú)需重新設計PCB（印刷電路板）就可以完成這個(gè)變動(dòng)。本例用一只齊納二極管替代了電阻，用于轉換信號電平，而不會(huì )造成明顯的失真（圖3）。齊納二極管與PCI箝位二極管和內部上拉電阻一起工作，設定了輸入端的電壓電平。

　　要設定輸入端的靜態(tài)電平，必須使能FPGA的內部上拉電阻，以防止當輸入端持續為高時(shí)，PCI箝位二極管被過(guò)度驅動(dòng)。上拉電阻的電流小于齊納二極管的額定電流。另外，低壓齊納二極管的雪崩IV（電流-電壓）曲線(xiàn)中還有圓滑的“拐點(diǎn)”（knee）。

　　此曲線(xiàn)表明齊納電壓低于額定值，因此需要使用一個(gè)較高電壓的齊納二極管。二極管還應有小的電容。Comchip公司的CZRU52C3是一只3V的齊納二極管，它能正常工作，使電路電壓降低2V（圖4）。

　　齊納二極管中的某些寄生效應會(huì )給波形帶來(lái)其他失真。二極管有寄生電容，它使二極管開(kāi)始看似與5V驅動(dòng)器的信號沿有一個(gè)短路。FPGA管腳會(huì )看到一個(gè)大約10 ns的高壓過(guò)沖，快速地衰減到輸入腳的額定電平。管腳電容與下拉電阻的RC時(shí)間常數產(chǎn)生一個(gè)到最終值的較慢下降，速率由齊納二極管和下拉電阻所決定。圖5給出了前沿的詳圖。