基于EP1C6Q240C8處理器的LCD滾屏設計方案

　　Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過(guò)200DMIPS, Altera的Stratix、Stratix GX、Stratix II和Cyclone系列FPGA全面支持Nios II處理器。Nios II系列包括3種產(chǎn)品：Nios II/f（快速）--最高的系統性能，中等FPGA使用量；Nios II/s（標準）--高性能，低FPGA使用量；Nios II/e（經(jīng)濟）--低性能，最低的FPGA使用量。這3種產(chǎn)品具有32位處理器的基本結構單元--32位指令大小，32位數據和地址路徑，32位通用寄存器和32個(gè)外部中斷源；使用同樣的指令集架構（ISA），100%二進(jìn)制代碼兼容，設計者可以根據系統需求的變化更改CPU,選擇滿(mǎn)足性能和成本的最佳方案，而不會(huì )影響已有的軟件投入。另外，Nios II系列支持60多個(gè)外設選項，開(kāi)發(fā)者能夠選擇合適的外設，獲得最合適的處理器、外設和接口組合，而不必支付根本不使用的硅片功能。本文采用CycloneTM器件中的EP1C6Q240C8來(lái)實(shí)現雷達仿真電路顯示模塊的設計。

　　1 硬件設計

　　本系統的硬件結構如圖1所示，主要包括以下部分：

圖1 系統硬件結構

　　1.1 EP1C6Q240C8及其配置芯片

　　本文系統中的處理器選用的是采用Altera公司提供的Cyclone系列的EP1C6Q240C8,該芯片采用240腳的PQFP封裝，提供185個(gè)IO接口。

　　該芯片擁有5980個(gè)LEs;可提供92160bit的ram;芯片內部還自帶有2個(gè)鎖相環(huán)，可以在高速運行的時(shí)候保證系統時(shí)鐘信號的穩定性。

　　在Nios II的硬件電路，通常使用Altera串行配置器件來(lái)存儲FPGA配置文件*.Sof。

　　Altera串行配置器件可提供在系統編程（ISP）和多次編程能力，能夠使FPGA和配置器件能夠以最低的價(jià)格實(shí)現完整的可編程芯片系統（SOPC）解決方案。標準型配置器件， 包括EPC2、EPC1、EPC1441、EPC1213、EPC1064和EPC1064V.本文使用EPC2配置器件。使用時(shí)，首先使用下載電纜將計算機生成的FPGA配置文件*.Sof使用programmer燒入EPC2配置器件中，然后由EPC2配置器件控制配置時(shí)序對FPGA進(jìn)行配置，一次燒寫(xiě)即可重復使用，編程完后可以脫離計算機工作。

　　1.2 存儲模塊

　　存儲模塊包括兩部分：只讀存儲器和隨機存儲器。

　　只讀存儲器用來(lái)存儲用戶(hù)程序和需要下載的文件。由于利用EP1C6Q240C8處理器的LCD滾屏設計是較為復雜的SOPC系統，用戶(hù)程序和需要下載的文件較大，用EPCS來(lái)存儲是不現實(shí)的。根據設計的具體要求選擇存儲容量為4Mbit的FLASH作為只讀存儲器， 并可使用flashprogrammer將*.elf和需要下載的文件燒入FLASH中，并在系統加電后實(shí)現調用。

　　隨機存儲器（RAM）主要是為了存放可執行代碼和程序中用到的變量。由于所采用的處理器中的ram的存儲容量較小，根據本文中設計電路的要求，采用8M的外部sram.

　　1.3 顯示模塊

　　LCD顯示模塊是由控制器、行驅動(dòng)器、列驅動(dòng)器和液晶顯示屏等器件構成的。其核心部件LCD控制器是SOPC,它一方面提供與微控制器（即NIOS處理器）的接口，一方面連接行/列驅動(dòng)器。通過(guò)對SOPC編程來(lái)實(shí)現對lcd的操作控制。本文采用的接口可編程芯片是T6963C來(lái)控制單色點(diǎn)陣圖形LCD。

　　T6963C是一種內置控制器的圖形液晶顯示模塊，其面向顯示存儲器的引腳有8根數據線(xiàn)（D7~D0）、16根地址線(xiàn)（AD15~AD0）和4根控制線(xiàn)，最多能管理64kB大小的顯示存儲器。T6963C單屏可以達到640×128像素，雙屏可以達到640×256像素。

　　2 軟件開(kāi)發(fā)

　　基于NIOS II處理器的雷達仿真電路顯示模塊的軟件設計主要是使用NIOS通過(guò)對LCD的控制器進(jìn)行編程以達到對LCD進(jìn)行顯示控制來(lái)實(shí)現的，其軟件實(shí)現方案主要包括以下幾部分：

　　2.1 T6963C初始化

　　顯示模塊軟件開(kāi)發(fā)首先要對控制LCD的T6963C的寄存器進(jìn)行初始化，設置LCD的特性。其初始化包括：

　?。?）設置文本和圖形緩沖區的起始地址和寬度、屏幕每行的字節數。其軟件設計主要依據表1指令來(lái)實(shí)現：

表1 T6963C控制指令

　　部分軟件代碼如下所示：

　　IOWR_ALTERA_AVALON_PIO_DIRECTION（LCD_DB_BASE,0xff）；

　　IOWR _ ALTERA _ AVALON _ PIO _ DATA（LCD_CS_BASE,0）；

　　IOWR _ ALTERA _ AVALON _ PIO _ DATA（ LCD _ WR _ BASE , 0 ）；

　　IOWR _ ALTERA _AVALON_PIO_DATA（LCD_CD_BASE,0）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,參數數據1）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,參數數據2）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_CD_BASE,1）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,指令）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_CS_BASE,1）；//

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_WR_BASE,1）；//

　?。?）設置系統的字符和圖形之間按"或"功能顯示，其軟件設計主要依據指令80H來(lái)實(shí)現，部分軟件代碼如下所示。

　　IOWR_ALTERA_AVALON_PIO_DIRECTION（LCD_DB_BASE,0xff）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_CS_BASE,0）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_WR_BASE,0）；IOWR_ALTERA_AVALON_PIO_DATA（LCD_CD_BASE,1）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,80H）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_CS_BASE,1）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_WR_BASE,1）；

　　2.2 LCD滾屏設計

　　定時(shí)間、定間隔地修改文本顯示區與圖形顯示區首地址將會(huì )產(chǎn)生顯示畫(huà)面滾動(dòng)顯示效果。軟件實(shí)現如下：

　　Delay（自行設定延時(shí)時(shí)間）；

　　alt_u32Text_stadd;

　　alt_u8Text_stadd_newL,Text_stadd_newH;//調整后的文本顯示區低8位地址和高8位地址

　　Text_stadd_new=文本區地址高8位×256+文本區地址低8位+0x14//0x14表示每行可顯示30個(gè)字符

　　Text_stadd_newL=Text_stadd_new/256;

　　Text_stadd_newH=Text_stadd_new%256;

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,Text_stadd_newL）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,Text_stadd_newH）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_CD_BASE,1）；

　　IOWR_ALTERA_AVALON_PIO_DATA（LCD_DB_BASE,40H）。

　　圖形顯示區首地址的調整方法同文本區的調整方法相同。

　　3 結論

　　本文闡述基于NIOSⅡ嵌入式處理器控制LCD的硬件設計方案和軟件設計方法，充分體現了NIOSⅡ嵌入式處理器在LCD設計中的靈活性。