如何在FPGA內實(shí)現最佳化車(chē)用MCU設計方案？

　　RISC CPU

　　在A(yíng)ltera設計概念中使用的CPU是軟RISC處理器。然而，與一般情況不同，該處理器并不是建構在一個(gè)預先設定好、無(wú)法改變的芯片內。相反地，它采用的作法是依據系統架構師/設計工程師，借助可用工具定義的規格自動(dòng)產(chǎn)生，并與整個(gè)電路所需的其余邏輯同時(shí)載入FPGA。因此對于特定應用需求，可使用相關(guān)開(kāi)發(fā)工具對處理器核心進(jìn)行參數化。更重要的是，它可根據所需功能以及實(shí)現這些所需功能所需的邏輯資源，無(wú)縫地實(shí)現設計。

　　在基于A(yíng)ltera的靈活MCU應用中，Nios II嵌入式處理器采用一款帶32位元獨立位址和資料匯流排的標準RISC架構。兩個(gè)匯流排都透過(guò)獨立快取記憶體執行，且可獨立地連續饋送到匯流排系統。最后，系統架構師決定對程式碼和資料采用個(gè)別記憶體或是兩者共用記憶體。任何處理器包含的功能單元都呈現在Nios II嵌入式處理器中，根據不同設定決定它們的特性。例如可選擇硬件乘法器、桶式移位器以及硬件除法器作為選項，同樣地，對指令和資料緩沖記憶體進(jìn)行精確的處理，其尺寸可不同或是徹底被排除在外。

　　匯流排架構

　　傳統上在MCU內一直是采用單匯流排，一個(gè)仲裁器用于監控匯流排，以便使匯流排成為一種分散式資源。隨著(zhù)作為系統中心資源的匯流排迅速成為一項瓶頸，這種安排導致了嚴重的損害。因此，在較新的系統，特別是在許多匯流排平行工作的系統級芯片(SoC)上，已開(kāi)始采用多層匯流排架構。目前FPGA的匯流排組織結構也以相似的原則進(jìn)行，不同的是，在其他多層匯流排中所呈現的層數是固定的，但FPGA匯流排建構能讓使用者依需求自由選擇層數。

　　當考慮到電磁相容性(EMC)和功耗問(wèn)題時(shí)，附加一個(gè)有別于整體系統執行功率的周邊模組有時(shí)是合理的。舉例而言，以較高速度執行一個(gè)記憶體界面，將可縮短存取時(shí)間，而系統內其余元件便得以較低的時(shí)脈速率運作。另一種方案是可在相對較低時(shí)脈便已足夠的地方整合多個(gè)模組。

　　為滿(mǎn)足EMC或功耗要求，采用諸如SOPC Builder等高階系統設計工具可輕易地將這些部分與系統內以很高頻率工作的部分分離。這些工具可自動(dòng)產(chǎn)生同步這些不同時(shí)脈域所需的邏輯，而設計師只需指定在一個(gè)特定時(shí)脈域中執行哪些模組。

　　在FPGA內實(shí)現MCU

　　由于汽車(chē)MCU系統的復雜性比純繪圖控制器要高得多，所以FPGA大多用于原型邏輯產(chǎn)生。以FPGA產(chǎn)生原型能大幅降低開(kāi)發(fā)風(fēng)險，因為它能提供全面驗證、韌體開(kāi)發(fā)以及現場(chǎng)測試的功能。除此之外，藉由使用FPGA產(chǎn)生原型，設計師能以‘在系統內’的方式執行元件，并以真實(shí)情境的方式運作，以識別出一些模擬時(shí)沒(méi)被偵測出的潛在設計缺失。

　　軟件發(fā)展在整個(gè)開(kāi)發(fā)周期中占了絕大部份。隨著(zhù)軟件發(fā)展要花更長(cháng)時(shí)間及更多資源，原型系統可縮短整個(gè)開(kāi)發(fā)周期、發(fā)現設計缺失、解決相容性問(wèn)題、緩解對新硬件功能的需求，以支援無(wú)法用軟件有效處理或實(shí)現的功能。

　　用真實(shí)系統進(jìn)行現場(chǎng)測試有助于察覺(jué)無(wú)法在實(shí)驗室發(fā)現的系統或元件缺陷。在許多情況，銷(xiāo)售人員為了說(shuō)服客戶(hù)提前下單，擁有一個(gè)展示系統是不可或缺的。

　　而一些在最初規格中沒(méi)有的特性和功能也許也將成為必須。無(wú)論是因為之前沒(méi)發(fā)現的缺陷還是必須需增加新功能，FPGA產(chǎn)生的原型都可以快速地被修改，無(wú)須一再花費巨額工程成本或忍受漫長(cháng)制造周期。

　　靈活MCU概念中的最后步驟是ASIC開(kāi)發(fā)。一旦建構并測試完原型系統，則可著(zhù)手將設計轉換為結構化ASIC。例如，若采用Altera元件，設計立即被轉換為HardCopy結構化ASIC元件。與其它結構化ASIC不同，若采用該設計流程，則無(wú)須重新進(jìn)行設計合成或花費額外的驗證周期，因這些元件采用的是與其FPGA互補的構件。

　　采用該結構化ASIC流程提供的快速轉換速度能讓設計師快速簽核FPGA邏輯，因而實(shí)現快速、低成本的轉換。

　　本文小結

　　下一代汽車(chē)電子系統需要高度專(zhuān)用、成本最佳化的元件以滿(mǎn)足市場(chǎng)需求?？紤]到先進(jìn)制程技術(shù)開(kāi)發(fā)成本的急劇成長(cháng)，對傳統MCU針對特殊應用而設計的作法在商業(yè)考量上已不再適用。

　　針對廣泛應用市場(chǎng)所設計的功能豐富型元件也因為過(guò)于昂貴而漸被市場(chǎng)淘汰。取而代之的則是靈活的MCU概念，只要將它安置在FPGA中來(lái)產(chǎn)生原型，就能提供為特定應用開(kāi)發(fā)恰到好處MCU的程序。設計完成后，甚至在設計過(guò)程中可立即進(jìn)行驗證、軟件發(fā)展和現場(chǎng)測試。

　　為進(jìn)行量產(chǎn)，FPGA設計被直接映射為一個(gè)結構化ASIC而無(wú)須重新合成或額外驗證。不只是軟件發(fā)展，該方法實(shí)現了將硬件定義掌控在汽車(chē)電子系統設計師手中。創(chuàng )造了一種與當今任何固定功能MCU相比，均可花費更少時(shí)間以及更低成本的應用最佳化車(chē)用MCU。