Cadence端到端方案為UPEK整合芯片流程

2009年3月4日，Cadence設計系統公司今天宣布生物指紋安全解決方案領(lǐng)先廠(chǎng)商UPEK?, Inc.已經(jīng)整合其設計流程，并選擇Cadence?作為其全芯片數字、模擬與混合信號設計的唯一全套供應商。此舉再次肯定了Cadence在為當今最具創(chuàng )新產(chǎn)品提供端到端設計解決方案方面的領(lǐng)先地位。

除了繼續使用Cadence定制IC設計解決方案外，UPEK已經(jīng)將其全芯片設計解決方案整合，并轉為Cadence的端到端解決方案，包括Cadence定制IC解決方案、Incisive? Design Team Simulator、Virtuoso? Multi-Mode Simulation，以及Virtuoso? Digital Implementation，包含Cadence Digital Implementation 系統、Encounter? RTL Compiler和SoC Encounter等。這些面向數字實(shí)現、模擬與混合信號全芯片設計的完整Cadence解決方案已經(jīng)被UPEK所使用，幫助其獲得一次性芯片成功以及從領(lǐng)先的指紋安全IC到可預測性地實(shí)現量產(chǎn)。

“通過(guò)采用這些來(lái)自Cadence的完整解決方案，我們能夠實(shí)現無(wú)縫的設計流程，”UPEK新加坡設計中心主管Keng-Sonn Yap說(shuō)?！癈adence工具間進(jìn)行集成的簡(jiǎn)易性讓我們能夠縮短上市時(shí)間，加快消費產(chǎn)品與工業(yè)產(chǎn)品的充滿(mǎn)挑戰性的芯片設計。這次整合還讓我們能夠將資源集中到基于硅片的技術(shù)與應用創(chuàng )新，并提高工程的總體效率?！?/P>

“在亞太和其他地區，企業(yè)需要改善其整個(gè)設計方法學(xué)，通過(guò)在設計環(huán)境中提高可預測性、穩定性和可靠性，以降低風(fēng)險，并及時(shí)投放市場(chǎng)，”Cadence公司亞太區總裁兼公司副總裁Lung Chu說(shuō)?！拔覀円呀?jīng)在涵蓋從架構層面到實(shí)現與簽收的芯片、封裝與電路板設計等技術(shù)集成方面投入了大量成本，這些都讓我們的客戶(hù)能夠實(shí)現可預測的以及高效率的市場(chǎng)投放?！?/P>

Encounter Digital Implementation 系統擴充了設計師信賴(lài)的經(jīng)過(guò)生產(chǎn)驗證的Encounter技術(shù)，改良且重新定義了數字設計與實(shí)現。它為扁平式和層級式數字設計提供了一種集中的、高性能的高級設計閉合與簽收解決方案，同時(shí)也解決了低功耗、混合信號和高級節點(diǎn)實(shí)現的最新需要。同理，Cadence Virtuoso定制設計技術(shù)讓很多定制IC設計方面的常規任務(wù)可以自動(dòng)進(jìn)行，讓工程師能夠專(zhuān)注于其設計的差別化。