基于單片機的數字通信系統位同步提取

在數字通信系統中，發(fā)送端按照確定的時(shí)間順序，逐個(gè)傳輸數碼脈沖序列中的每個(gè)碼元。而在接收端必須有準確的抽樣判決時(shí)刻才能正確判決所發(fā)送的碼元，因此，接收端必須提供一個(gè)確定抽樣判決時(shí)刻的定時(shí)脈沖序列。這個(gè)定時(shí)脈沖序列的重復頻率必須與發(fā)送的數碼脈沖序列一致，同時(shí)在最佳判決時(shí)刻(或稱(chēng)為最佳相位時(shí)刻)對接收碼元進(jìn)行抽樣判決?？梢园言诮邮斩水a(chǎn)生這樣的定時(shí)脈沖序列稱(chēng)為碼元同步，或稱(chēng)位同步。
實(shí)現位同步的方法和載波同步類(lèi)似，有直接法(自同步法)和插入導頻法(外同步法)兩種，而直接法又分為濾波法和鎖相法。本文介紹的方法就是用直接法中的鎖相環(huán)實(shí)現的。
1 數字鎖相位同步提取原理
數字通信系統接收端位同步提取通常采用如圖1所示的數字鎖相環(huán)DPLL(Digital Phase Locked Loop)。DPLL包括3個(gè)部件：

(1)數字鑒相器DPD(Digital Phase Ditector)比較接收碼元與本地DCO輸出的位同步時(shí)鐘相位，輸出反映相位差的數字信號。
(2)數字環(huán)路濾波器DLF(Digital Loop Filter)對DPD輸出相位誤差數字信號濾波，去掉隨機噪聲的影響，輸出較準確的相位誤差數字信號。
(3)數控振蕩器DCO(Digital Controlled Oscillator)是數字電路構成的振蕩器，輸出與接收碼元相同速率的位同步時(shí)鐘脈沖CLK，其相位受相位誤差數字信號控制可提前或推遲，最后與接收碼元相位鎖定。
DPD及DCO是構成數字鎖相環(huán)必不可少的部件，DLF可視需要而加入。3個(gè)部件各由多種形式的電路組成不同的數字鎖相環(huán)。最典型的數字鎖相環(huán)為超前-滯后型數字鎖相環(huán)，又稱(chēng)為微分整流型數字鎖相環(huán)，在碼速率不高時(shí)可由圖2所示單片機系統實(shí)現。圖中，邊緣檢測又稱(chēng)為過(guò)零檢測，它將輸入數據信號DK1放大整形后，再將其跳變沿(整形前的過(guò)零點(diǎn))變換為窄脈沖ZCD，送至單片機的外部中斷輸入端INT1。邊緣檢測中的延時(shí)電路可用幾級門(mén)實(shí)現。微分整流電路與邊緣檢測電路具有相同功能。