PCI總線(xiàn)接口芯片PCI9054及其應用

PCI總線(xiàn)協(xié)議比較復雜，用戶(hù)可以根據具體實(shí)際需求選擇相應的開(kāi)發(fā)方式，一般，PCI總線(xiàn)開(kāi)發(fā)采用兩種方式， 一是采用CPLD來(lái)設計控制接口。它的最大好處是比較靈活，用戶(hù)可以根據自己的需要開(kāi)發(fā)出適合于特定功能的芯片，而不必實(shí)現PCI的全部功能?，F在有許多生產(chǎn)可編程邏輯器件的廠(chǎng)商，如Xilinx的LogiCore和Altera的AMPP都提供經(jīng)過(guò)嚴格測試的PCI接口功能模塊，用戶(hù)只要進(jìn)行組合設計即可。由于PCI總線(xiàn)協(xié)議復雜，設計PCI控制接口難度較大，對于產(chǎn)品不大又有時(shí)限的工程項目來(lái)說(shuō)，成本巨大，不劃算。 二是采用通用PCI接口芯片，例如南京沁恒公司的CH365，AMCC 公司的AMCC S5920、AMCC S5933，PLX 公司的PLX9054、PLX9080 等，通過(guò)專(zhuān)用芯片可以實(shí)現完整的PCI主控模塊和目標模塊的功能，將復雜的PCI總線(xiàn)接口轉換為相對簡(jiǎn)單的用戶(hù)接口，用戶(hù)只要設計轉換后的總線(xiàn)接口即可，它能實(shí)現PCI規范所要求的所有硬件接口信號和配置空間寄存器，專(zhuān)用接口芯片具有較低的成本和通用性，能夠有效降低接口設計的難度，縮短開(kāi)發(fā)時(shí)間， 并能獲得較好的數據傳輸性能。下面將主要介紹PLX公司的PCI9054接口芯片。

二、 概述 PCI9054是由美國PLX公司生產(chǎn)的先進(jìn)的PCI I/O加速器，采用了先進(jìn)的PLX數據流水線(xiàn)結構技術(shù)，是32位、33MHz的PCI總線(xiàn)主I/O加速器；符合PCI本地總線(xiàn)規范2.2版，突發(fā)傳輸速率達到132MB/s，本地總線(xiàn)支持復用/非復用的32位地址/數據；有M、C、J三種模式；針對不同的處理器及局總線(xiàn)特性可選，盡量減少中間邏輯；具有可選的串行E2PROM接口，本地總線(xiàn)時(shí)鐘可和PCI時(shí)鐘異步。PC9054內部有6種可編程的FIFO，以實(shí)現零等待突發(fā)傳輸及本地總線(xiàn)和PCI總線(xiàn)之間的異步操作；支持主模式、從模式、DMA傳輸方式，因其強大的功能可應用于適配卡和嵌入式系統中。PCI 9054是一種性比高的PCI橋路芯片，比PCI9080、PCI9050等性能更優(yōu)越。

PCI9054內部圖

PCI 9054其內部框圖如圖所示。它采用了先進(jìn)的PLX數據管道結構技術(shù)，是32Bit、33MHz的PCI總線(xiàn)主I/O加速器。 PCI9054主要特性如下： PCI總線(xiàn)接口 PCI總線(xiàn)狀態(tài)機 FIFO本地總線(xiàn)狀態(tài)機 本地總線(xiàn)接口 內部寄存器 串行EEPROM初始值 控 制 邏 輯 9054內部圖本地總線(xiàn) PCI總線(xiàn) ·符合PCI V2.1，V2.2規范，包含PCI電源管理特性。 ·支持VPD（Vital Product Data）的PCI擴展。 ·支持PCI雙地址周期，地址空間高達4GB ·具備I2O準備報文單元，完全兼容I2O V1.5規范。 ·提供了兩個(gè)獨立的可編程DMA控制器，每個(gè)通道均支持塊和Scatter/Gather的DM方式，DMA通道0支持請求DMA方式。 ·在PCI啟動(dòng)模式下，PCI 9054可插入類(lèi)型1和類(lèi)型2的配置周期。 ·PCI和Local Bus數據傳送速率高達132MB/S。 ·支持本地總線(xiàn)直接接口Motorola MPC850或MPC860系列、Intel i960系列、IBMPPC401系列及其它類(lèi)似總線(xiàn)協(xié)議設備。 ·本地總線(xiàn)速率高達50MHz；支持復用/非復用的32bit地址/數據；本地總線(xiàn)有三種模式；M模式、C模式和J模式，可利用模式選擇引腳加以選擇。 ·具有可選的串行EEPROM接口。 ·具有8個(gè)32bit Mailbox寄存器和2個(gè)32位Doorbell寄存器。

三、 功能描述

1、PCI9054的物理總線(xiàn)接口

PCI9054提供了三種物理總線(xiàn)接口：PCI總線(xiàn)接口，LOCAL總線(xiàn)接口，及串行EPROM接口。LOCAL總線(xiàn)的數據寬度為32位，時(shí)鐘頻率可達到50MHZ， 并且支持數據預取功能。 PCI9054的總線(xiàn)操作包括PCI總線(xiàn)操作和本地總線(xiàn)操作。對于PCI總線(xiàn)操作，它完全遵守2.2版本PCI規范。PCI9054本地總線(xiàn)支持非多路復用32位地址/數據總線(xiàn)，多路復用32位和8位，16位或32位本地總線(xiàn)設備從屬訪(fǎng)問(wèn)，運行速率高達50MHz，可以獲得200MB/S的本地總線(xiàn)突發(fā)傳輸速率。 PCI9054的LOCAL總線(xiàn)與PCI總線(xiàn)之間數據傳輸有三種方式：主模式(Direct Master)，從模式(Direct Slave)，DMA方式。其內部具有兩個(gè)DMA數據通道，雙向數據通路上各有6個(gè)FIFO進(jìn)行數據緩沖，可同時(shí)進(jìn)行高速的數據接收和發(fā)送。8個(gè)32位Maibox寄存器可為雙向數據通路提供消息傳送。PCI9054還提供了一個(gè)串行EEPROM接口，容量2K字節。在配置存儲器中存放了廠(chǎng)家標示、設備標示以及本地總線(xiàn)的基地址空間、I/O空間、中斷控制信號等信息。當初始化時(shí)，系統自動(dòng)將串行EEPROM中的配置參數裝入PCI配置寄存器，并根據本地總線(xiàn)對內存、I/O端口和中斷的需求統一劃分，自動(dòng)配置。其中本地端寄存器也可以由本地CPU讀寫(xiě)，直接進(jìn)行配置。

2、PCI9054工作模式

PCI9054有3種工作模式，分別為C、M和J模式。M模式主要是針對Motorola公司高性能MPC850/860的應用而設計的，主要應用在電信領(lǐng)域，J模式的接口設計相對比較復雜，通常用的是C模式。 C模式下PCI9054分為PCI Initiator操作和PCI Target操作。在PIC Initiator操作過(guò)程中，本地處理器或本地總線(xiàn)主控設備能夠直接通過(guò)PCI9054訪(fǎng)問(wèn)PCI總線(xiàn)，發(fā)起Local-to-PCI的數據傳輸。而在PCI Target操作過(guò)程中，PCI總線(xiàn)主控設備可以以可編程的等待狀態(tài)、總線(xiàn)寬度和突發(fā)傳輸功能訪(fǎng)問(wèn)PCI9054的三個(gè)本地空間(空間0，空間1和擴充ROM空間)。

3、PCI9054的DMA突發(fā)模式

PCI9054集成了兩個(gè)互相獨立的DMA通道，每個(gè)通道都支持Block DMA和Scatter/Gather DMA，通道0還支持Demand DMA傳輸方式 Block DMA要求PCI主機或Local主機提供PCI和Local的起始地址、傳輸字節數、傳輸方向。主機設定DMA開(kāi)始位啟動(dòng)數據傳輸，一旦傳輸完成，PCI9054設定DMA"傳輸結束位"結束DMA，如果中斷允許位被使能，在傳輸結束時(shí)PCI9054將向主機申請中斷。在DMA傳輸中，PCI9054既是PCI總線(xiàn)的主控器又是Local總線(xiàn)的主控器。 Scatter/Gather DMA要求主機在PCI空間或Local空間設定Descriptor模塊，模塊包括PCI和Local的起始地址、傳輸字節數、傳輸方向和下一個(gè)Descriptor模塊的地址。PCI9054載入第一個(gè)Descriptor模塊并發(fā)起傳輸，連續加載下一個(gè)模塊，直到它偵測到"鏈結束位"有效，PCI 9054設置"傳輸結束位"，或者申請PCI或Local中斷。這種模式下，PCI9054也可以在每個(gè)模塊加載時(shí)有效中斷信號結束DMA傳輸。若Descriptor模塊在本地存儲空間，可以編程使DMA控制器在每次DMA傳輸結束后清除傳輸字節數。

4、PCI9054寄存器

PCI9054內部提供了5種寄存器：PCI配置寄存器，本地端配置寄存器，運行時(shí)間RUNTIME寄存器，DMA寄存器和I2O信息寄存器。，下面對PCI配置寄存器和本地端配置寄存器的功能做簡(jiǎn)要介紹。 PCI配置寄存器也就是我們常說(shuō)的PCI配置空間，他提供了配置PCI的一些信息。其中VenderID，DeviceID，RevisionID，HeaderType，ClassCode用于PCI設備的識別。 命令寄存器（Command）包含設備控制位，包括允許存儲器讀寫(xiě)響應等。 狀態(tài)寄存器（Status）用于記錄PCI總線(xiàn)的相關(guān)事件。 PCI配置寄存器提供了6個(gè)基地址寄存器，這些基地址都是在系統中的物理地址范圍內，其中BASE0和BASE1都是用來(lái)訪(fǎng)問(wèn)其他配置寄存器的基地址，BASE1是其他配置寄存器映射到PCI端內存的基地址，BASE2是其他寄存器映射到PCI端I/O的基地址。 所以可以通過(guò)PCI端內存和PCI端I/O來(lái)訪(fǎng)問(wèn)LOCAL配置寄存器與其他3種寄存器。BASE2～5四個(gè)空
間提供了訪(fǎng)問(wèn)本地端所接的4個(gè)芯片（當然可以少于4個(gè)），他們將本地端的芯片通過(guò)本地端地址（在LOCAL配置寄存器中設）翻譯成PCI的地址，也就是將本地的芯片映射到系統的內存或I/O口。這樣使得用程序操作這一段內存（或I/O）實(shí)際上就是對本地的芯片操作。 本地端配置寄存器提供了本地端的一些信息

5、C模式部分時(shí)序圖

局部總線(xiàn)仲裁（LHOLD和LHOLFA） LCLK：輸入信號，時(shí)鐘信號 LHOLD：輸入信號，申請使用本地總線(xiàn)。 LHOLFA：輸入信號，對LHOLD應答。 四、 基于PCI9054的PCI接口設計 PCI 9054 以其強大的功能和簡(jiǎn)單的用戶(hù)接口，為PCI總線(xiàn)接口的開(kāi)發(fā)提供了一種簡(jiǎn)潔的方法，設計者只需設計出本地總線(xiàn)接口控制電路，即可實(shí)現與PCI總線(xiàn)的高速數據傳輸。 下圖是應用PCI9054作為接口芯片，開(kāi)發(fā)PCI總線(xiàn)擴展卡的總體硬件框架圖

下面簡(jiǎn)單介紹以PCI9054為接口芯片的網(wǎng)卡設計，

1、 硬件設計 8051 RAM8位鎖存器029AS
第一部分是9054和PCI插槽間的連接信號線(xiàn)。這些信號包括地址數據復用信號AD[31:0]，總線(xiàn)命令信號C/BE[3:0]#和PCI協(xié)議控制信號PAR、FRAME#、IRDY#、TRDY#、STOP#、IDSEL、PERR#、SERR#、 第二部分是9054與EEPROM的連線(xiàn)。這里有四根信號線(xiàn)：EESK、EEDO、EEDI、EECS，串行EEPROM的數據通過(guò)燒寫(xiě)編程的方式，也可以通過(guò)本地CPU直接編程的方式來(lái)完成初始化 第三部分就是9054與應用電路的連接。其中LA地址總線(xiàn)、LD數據總線(xiàn)、LBE#字節使能信號和CPLD相連；LW/R讀寫(xiě)信號、BLAST#、READY#、ADS#和8051單片機相連。 PCI9054工作在初始化器模式時(shí)，要求本地端的總線(xiàn)是32位的。在這里，用CPLD實(shí)現將80C51單片機的8位數據與16位地址轉換成32位的數據和地址，使用RAM的目的是提高8051的數據傳輸速度和處理復雜的TCP/IP協(xié)議，EEPROM用來(lái)保存些相關(guān)的信息狀態(tài)等。

2、軟件設計 軟件程序主要分為兩大部分，一是對PCI9054芯片的PCI端配置寄存器和本地端配置寄存器進(jìn)行正確的編程配置；二是網(wǎng)絡(luò )通訊，包括網(wǎng)卡初始化、發(fā)送控制和接受控制3部分 五、 結束語(yǔ) 在實(shí)踐開(kāi)發(fā)中證明，用PCI9054開(kāi)發(fā)各種高速數據采集系統、圖象處理系統等PCI設備，能夠減少許多相應的外圍器件，降低了開(kāi)發(fā)難度，縮短了開(kāi)發(fā)周期，并且使成本有了大幅度的降低。

參考文獻： [1 ] 李貴山，戚德虎. PCI局部總線(xiàn)開(kāi)發(fā)者指南.西安：西安電子科技大學(xué)出版社，2001 [2 ] PCI Local Bus Specification Revision 2.2 December 18， 1998 [ 3 ] PCI9054 Data Book V2.1，PLX公司.2000 [4 ] 采用8位單片機驅動(dòng)PCI總線(xiàn)網(wǎng)卡的設計方案，西安理工大學(xué).閆全成，李琦， 楊延西 作者：黃身錁，司職于福州南南信息科技有限公司，從事PCI總線(xiàn)、USB總線(xiàn)開(kāi)發(fā)