基于PCI總線(xiàn)的四通道CAN通訊卡的設計

摘要：為了完成核電現場(chǎng)I/O模塊和控制站之間的數據傳輸，設計了一種基于PCI總線(xiàn)的四通道CAN通訊卡，每個(gè)CAN通道連接32個(gè)單通道I/O模塊，每隔25 ms采集I/O模塊的數據一次，該系統的數據采集總量為400個(gè)模擬量和112個(gè)開(kāi)關(guān)量。本設計采用兩個(gè)CPU，使每個(gè)中斷服務(wù)時(shí)間占用中斷間隔的百分比提高了19%。本文重點(diǎn)闡述了具體的硬件電路設計，包括原理設計、芯片選型、PCB制作等，具有高速度和低成本的優(yōu)點(diǎn)。

關(guān)鍵詞：PCI總線(xiàn);數據采集;CAN通訊;雙口RAM

PCI總線(xiàn)(peripheral component interconnect)俗稱(chēng)外部部件互聯(lián)總線(xiàn)，是由美國Intel公司率先提出的一種先進(jìn)的高性能局部總線(xiàn)，不依附于某個(gè)具體的處理器。比起IS A、EISA和MC等標準總線(xiàn)，更能滿(mǎn)足人們對微機系統I/O帶寬的要求。PCI總線(xiàn)的時(shí)鐘頻率為0～33 MHz，其最大數據傳輸速率可達到528 Mbps，PCI局部總線(xiàn)的引入，打破了數據傳輸的瓶頸，使數據的實(shí)時(shí)高速采集和傳輸成為可能。CAN總線(xiàn)是一種全數字化、雙向和多主的現場(chǎng)總線(xiàn)，具有通信速率高、容易實(shí)現、且性?xún)r(jià)比高等優(yōu)點(diǎn)，應用廣泛。

1 CAN通訊卡的設計原理

四通道CAN通訊卡介于核電現場(chǎng)I/O模塊和主站之間，是一塊基于PCI總線(xiàn)的高速數據采集卡。一塊通訊卡上有4個(gè)CAN通道，每個(gè) CAN通道連接32個(gè)單通道I/O模塊。每隔25 ms采集I/O模塊的數據一次，通過(guò)CAN通訊接口傳送到微控制器80C196KB，經(jīng)過(guò)處理后再通過(guò)8K*8的雙口RAM經(jīng)由PCI總線(xiàn)控制器上傳給主機。主機對I/O模塊的初始化、對時(shí)等操作由80C196KB通過(guò)CAN通訊下傳到單通道I/O模塊。其具體的邏輯框圖如圖1所示。

根據核電站試驗數據采集系統的設計規范，該系統的數據采集總量為400個(gè)模擬量和112個(gè)開(kāi)關(guān)量。每個(gè)采集模塊采集一個(gè)點(diǎn)，因而共有512個(gè)采集模塊，這些采集模塊分布在兩個(gè)機柜中。所有這些采集模塊的數據都是通過(guò)CAN總線(xiàn)分別傳送到數據采集柜中的兩臺數據采集計算機，進(jìn)行量程轉換和相關(guān)處理，送到數據處理計算機。每臺數據采集計算機上有2塊4通道智能CAN總線(xiàn)通訊卡，即8條CAN總線(xiàn)通道，分別將兩個(gè)機柜的采集信號轉到數據采集計算機上進(jìn)行處理。因而每根CAN總線(xiàn)傳送32個(gè)采集模塊的數據。

鑒于四通道CAN通訊卡的數據采集功能，該卡的工作流程是：CPU每隔25 ms(最小巡檢周期)掃描四條CAN總線(xiàn)上的128個(gè)采集模塊的數據，經(jīng)過(guò)處理后送給PCI總線(xiàn)，最后到達數據采集計算機。

由于CAN卡的數據采集量比較大，根據掃描周期，對CPU而言，每秒鐘由CAN總線(xiàn)控制器產(chǎn)生的中斷有32*4*1 000/25=5 120個(gè)，則每個(gè)中斷之間的間隔為1 000 000/5120= 195.3μs。這對于CPU提出了很高的要求。如采用一個(gè)80C196KB，由于其單指令周期為0.125μs，假設每個(gè)中斷服務(wù)指令需300條匯編指令，平均每條匯編需兩個(gè)單指令周期，即0.25μs，則每個(gè)中斷服務(wù)程序需300*0.25=75μs，占用這個(gè)中斷間隔的 75/195.3=38.4%。這些數據表明即使處理速度滿(mǎn)足要求，CPU的資源也是比較緊張的。若采用兩個(gè)80 C196KB，則每個(gè)CPU處理的中斷為5 120/2=2 560，每個(gè)中斷之間的間隔195.3*2=390.6μs，每個(gè)中斷服務(wù)程序時(shí)間占用這個(gè)中斷間隔的75/390.6=19.2%，這對每個(gè)CPU而言，就輕松多了。

根據上述分析，決定采用兩個(gè)CPU(分別稱(chēng)為CPU和從CPU)。從CPU只負責采集兩個(gè)CAN通道數據，通過(guò)雙口RAM向主CPU發(fā)送采集的數據。主 CPU不僅負責采集兩個(gè)CAN通道數據，還負責和PCI總線(xiàn)接口，將從CPU采集的數據和自身采集的數據一起向PCI總線(xiàn)傳輸。同時(shí)，主CPU接收到 PCI總線(xiàn)上的命令字和數據后，還需通過(guò)雙口RAM將它們傳送給從CPU，以確保主、從CPU進(jìn)行數據采集的一致性和完整性。

2 芯片介紹

2.1 PCI總線(xiàn)控制器

PCI總線(xiàn)控制器采用AMCC公司的S5920，S5920是符合PCI2.2規范的從方式接口控制器，他只能工作于從方式(slave)。Add-On 側有兩種工作方式：郵箱方式(MAILBOX)和直通方式(PASS—THRU)方式。PASS—THRU方式又分PASSIVE和ACTIVE方式。根據各種方式的側重點(diǎn)不同，我們采用PASS—THRU的ACTIVE方式。它操作簡(jiǎn)單，對時(shí)序要求較少，比較適合大量數據的傳輸。四通道CAN通訊卡的資源申請采用非易失性RAM(NVRAM)——串行EEPROM AT24C04來(lái)實(shí)現。

2.2 CPU

采用Intel的16位微控制器80C196KB，它是Intel公司性能最強的CMOS芯片，其片內集成有8路A/D轉換器，包括一個(gè) 8通道多路模擬開(kāi)關(guān)，采樣保持電路和10位A/D轉換器。與96系列微控制器相兼容，并增加了許多新功能。具有高速I(mǎi)/O子系統、中斷源及中斷向量顯著(zhù)增加(28個(gè)中斷源，18個(gè)中斷向量)，可動(dòng)態(tài)配置8位或16位總線(xiàn)寬度。

2.3 雙口RAM

接口卡含有板級CPU總線(xiàn)和主站ISA總線(xiàn)。兩條總線(xiàn)通過(guò)8K*8的雙口RAM交換數據。通過(guò)雙口RAM，主站直接控制接口卡、并與其交換靜態(tài)數據，主站和接口卡協(xié)調的依據是郵箱命令。雙口RAM的詳細內存地址分配如表1所示。

2.4 CAN通訊接口

CAN控制線(xiàn)采用Philips公司的SJA1000，它與PCA82C200管腳兼容。具有擴展的接收緩沖器，64字節的FIFO結構，支持CAN2.0B協(xié)議。24 MHz晶振頻率下，傳輸速率高達1.M bits/s。其內部結構如圖2所示。物理傳輸層采用EIA RS485，故采用高速光電隔離器件HCPL0611，保證電氣上無(wú)干擾，隔離電壓達到500 V以上，提高整個(gè)系統的測量精度。收發(fā)器采用Philips公司的PCA82C250芯片，其可以提供對總線(xiàn)數據的差動(dòng)發(fā)送能力和對通信總線(xiàn)數據的差動(dòng)接收能力。

2.5 譯碼電路

譯碼電路采用ALTERA公司的EPM7128S CPLD。它具有高阻抗、電可擦等特點(diǎn)，可用門(mén)單元為2 500個(gè)，管腳間最大延遲5 ns，工作電壓5 V，輸入輸出線(xiàn)數84，并且它集邏輯譯碼、總線(xiàn)接口等于一體，十分方便。圖3為EPM7128S的功能邏輯框圖，其與PCI總線(xiàn)的連接示意圖如圖4所示。

2.6 微處理器監控故障自復位電路

復位電路采用MAXIM公司的MAX823看門(mén)狗電路，如圖5所示，以它為核心可以完成以下幾項功能：

1)上電和手動(dòng)復位;

2)監視定時(shí)器(看門(mén)狗)復位。

單排兩針跨接器JP3、JP4分別用于2個(gè)80C196KB的電源監控和硬件看門(mén)狗復位?？缃颖硎驹试S看門(mén)狗復位，否則禁止看門(mén)狗復位。

3 CAN通訊卡的PCB設計

在設計PCB時(shí)，我們采用Mentor Graphics公司的PADS2005軟件，它包括整個(gè)完整的PCB設計過(guò)程，涵蓋了從原理圖網(wǎng)表導入，規則驅動(dòng)下的交互式布局布線(xiàn)，DRC/DFT/DFM檢查與分析，直至最終Gerber生產(chǎn)文件、裝配及物料清單輸出等全方位的功能需求。良好的PCB設計不僅可以增加PCB的視覺(jué)美感，更能提高系統的抗干擾能力。在數據采集卡的PCB制作中，要考慮插卡的高頻性能、電源去耦與干擾的抑制、接地方式的選擇等因素。

3.1 PCB層數的選擇

在制作PCI板卡時(shí)，選擇制作四層的PCB板，其堆疊方式如圖6所示，這樣因使用了Power及Ground平面層，EMI之特性有很大改善。

3.2 去耦電容

由于一些高速信號，噪聲頻率比較高，我們采用0.1μF的電容作為去耦電容，并使之盡量靠近IC的電源地管腳，使其與電源和地之間形成的回路最短。對于從外部連接器進(jìn)來(lái)的信號線(xiàn)使用的旁路電容，要靠近連接器放置，以減小外部連接線(xiàn)可能引入的干擾在板上傳播。

3.3 電源設計

為了防止數字器件所帶來(lái)的高頻噪聲對模擬器件造成影響，將模擬信號的地與數字信號的地的走線(xiàn)分開(kāi)，然后在PCB上找一個(gè)適當的位置將兩者單點(diǎn)連通。系統的模擬地和數字地的共地點(diǎn)一般選擇ADC芯片上引腳所需電流最大的地方，以便使大電流對地回流路徑最短，減少對模擬電路的電磁干擾，提高系統精度。因為快速的數字振蕩可能將轉換噪聲禍合到模擬電源中，所以模擬電源和數字電源應該分開(kāi)供電。在數據采集卡的設計中，模擬電路直接由DC—DC隔離電源供電，數字電源直接由PCI插槽中的+5V和+3.3V供電。

3.4 走線(xiàn)要求

PCI總線(xiàn)的32位部分的所有信號最大走線(xiàn)長(cháng)度必須限定在1 500 mil以?xún)?，PCI時(shí)鐘信號線(xiàn)的長(cháng)度必須是2 500 mil(±100 mil)，并且只能和插卡上的一個(gè)負載連接。該引線(xiàn)只能在PCB一面走線(xiàn)且在轉角處用弧形，切忌用直角，銳角，可用“蛇”形走線(xiàn)來(lái)滿(mǎn)足長(cháng)度要求。

另外，對于電源線(xiàn)和地線(xiàn)的線(xiàn)寬，通常是地線(xiàn)比電源線(xiàn)窄，即：信號線(xiàn)電源線(xiàn)地線(xiàn)，信號線(xiàn)寬通常為：0.2～0.3 mm，電源線(xiàn)為1.2～2.5 mm。地線(xiàn)盡量采用大面積覆銅的方式來(lái)增大地線(xiàn)面積減小接地阻抗，提高電路板的抗干擾能力。

3.5 時(shí)鐘信號的保護

為了滿(mǎn)足高速數字信號的要求，PCB布線(xiàn)要求滿(mǎn)足盡量減少傳輸延遲、減少信號損耗等。數據采集板上PCI時(shí)鐘信號和AD采樣、鎖存、FIFO的讀和寫(xiě)這些頻率較高的時(shí)鐘信號，應在PCB布線(xiàn)時(shí)在兩邊設置地線(xiàn)加以保護。

4 結束語(yǔ)

使用基于PCI總線(xiàn)的高速數據采集卡是現代信號處理中實(shí)現實(shí)時(shí)數據進(jìn)機存儲的重要方法。本方法所設計實(shí)現的數據采集系統也可應用于通信振動(dòng)工程、語(yǔ)音處理、工業(yè)自動(dòng)控制以及生物醫學(xué)工程領(lǐng)域。目前我國的數字化儀控系統還處于初級階段，核電站數字化儀控系統的國產(chǎn)化是我國核電儀控事業(yè)發(fā)展的必由之路。該高速數據采集卡將應用在嶺澳核電站BOPLOT KDO/KME項目中，完成現場(chǎng)I/O模塊和控制站之間的數據傳輸，每隔25 ms采集一次數據，實(shí)現了高速度和低成本的優(yōu)點(diǎn)。