關(guān)于單片機與A/D轉換器的接口設計

　　1 MAX195引腳及說(shuō)明

　　MAX195有16個(gè)引腳，其排列如圖1所示。

　　2 MAX195轉換原理及時(shí)序

　　MAX195片內含有電容性的數字模擬變換器(DAC)，可對模擬輸入進(jìn)行特有的跟蹤和保持，再由逐次逼近寄存器和比較器，在變換時(shí)鐘CLK的控制下，把模擬輸入變換成16位數字代碼，通過(guò)片內的串行接口輸出。芯片內的接口和控制邏輯易與大多數微處理器相連，減少了對外部元件的需求。

　　其變換及數據輸出的時(shí)序如圖2所示。

　　由時(shí)序可以看出，在前次變換結束至少經(jīng)過(guò)三個(gè)或三個(gè)以上時(shí)鐘周期后，變換在有效后的CLK時(shí)鐘下降沿開(kāi)始(MAX195對信號的跟蹤/保持、采集需4個(gè)CLK周期)。同時(shí)，在下一個(gè)時(shí)鐘下降沿變高，待經(jīng)過(guò)9．4μs(CLK為1．7MHz)變換結束后，由高變低，給出變換結束信號，可送去中斷或被查詢(xún)。變換結束由三態(tài)串行口DOUT端輸出。在變換期間由CLK控制讀出數據，也可在兩次變換之間由SCLK串行時(shí)鐘定時(shí)讀出數據，最高速率可達5Mbps。圖2中所示情況為后者，在保持低電平后，在每個(gè)SCLK的下降沿，DOUT端按MSB在前的次序輸出一位數據，否則，DOUT處于高阻態(tài)。

　　3 MAX195的校準

　　MAX195在上電時(shí)自動(dòng)進(jìn)行校準。為了減少噪聲的影響，每一個(gè)校準試驗進(jìn)行多次并對其結果求平均值。在時(shí)鐘頻率1．7MHz下，校準大約需14000個(gè)時(shí)鐘周期或8．2ms。除了上電校準之外，把拉至低電平將使MAX195暫停工作，使再次回到高電平便啟動(dòng)一次新的校準。

　　注：只有在上電延遲期間，電源尚未穩定就開(kāi)始上電校準或電源電壓、環(huán)境溫度及時(shí)鐘頻率發(fā)生明顯變化時(shí)，才建議重新加以校準。

　　軟件校準參考子程序如下：

　　4 AT89C51與MAX195的接口設計

　　圖3為AT89C51與MAX195接口的硬件電路圖。

　　圖中AT89C51的ALE端輸出信號(等于1/6晶振頻率fosc＝6MHz)作為CLK變換時(shí)鐘。P1．5作為MAX195的啟動(dòng)控制端。端懸空表示模擬信號可雙極性輸入，也可根據需要接＋5V———單極性輸入；接地———關(guān)閉方式。

　　根據圖3，給出A/D采樣程序如下：

　　注：采樣結果保存在R2、R33中?！　?/P>