基于32位單片機MC68HC376高可靠系統設計

　　控制系統的基本結構設計

　　MC68HC376的基本性能

　　MC68HC376的集成度高，其主要功能模塊包括32位CPU；系統集成模塊 (SIM)；4K備用RAM；8K片內ROM；10位隊列式的模數轉換器(QADC)；隊列式串行通信模塊(QSM)；可構造時(shí)鐘模塊(CTM4)；時(shí)間處理單元(TPU)；3.5K靜態(tài)TPURAM；CAN控制模塊(TOUCAN)。其基本性能如下：

　　(1) 24位地址總線(xiàn)、16位數據總線(xiàn)結構，支持32位數據操作。

　　(2) 2個(gè)8位雙功能I/O，1個(gè)7位雙功能I/O，16~44個(gè)模擬量輸入通道。

　　(3) 具有系統保護邏輯，同時(shí)可進(jìn)行時(shí)鐘監視和總線(xiàn)監視。

　　(4) 速度快，在4.194MHz的晶振下系統時(shí)鐘可達20.97MHz。

　　(5) 功耗低，具備低功率休眠功能。

　　(6) 支持高級語(yǔ)言和背景調試。

　　系統擴展的基本結構

　　MC68HC376內部集成度較高，因而其所需的外圍擴展工作較少?；窘Y構包括外部 Flash ROM、RAM、模擬量輸入通道、數字量輸入通道、鍵盤(pán)、液晶顯示、RS-232電平轉換器MAX232和CAN控制器CAN250等，其結構框圖如圖1 所示。本文重點(diǎn)討論系統的可靠性設計。

　　系統的可靠性設計

　　硬件可靠性設計

　　*微處理器硬件監控電路

　　本文采用監控器MAX705芯片構成外部監控電路，電路外部接線(xiàn)如圖2所示。該電路具有看門(mén)狗定時(shí)器、自動(dòng)和手動(dòng)復位功能，以及電壓門(mén)限監測功能。

由于在系統上電、掉電以及供電電壓不足時(shí)， CPU和總線(xiàn)邏輯狀態(tài)不確定，因此應該將微控制器維持在復位的狀態(tài)，以避免控制錯誤。對于MAX705，復位門(mén)限電壓為4.65V，故當Vcc低于 4.65V時(shí)，系統保持在復位狀態(tài)。同時(shí)，將Vcc與PFI引腳相連，當Vcc低于1.25V時(shí)，由PFO引腳輸出示警信號，若較長(cháng)時(shí)間處于電源示警狀態(tài)，則可能出現電源故障，應該加以處理。

　　當系統正常運行時(shí)，由MC68HC376的CTM4模塊的CTD4通道以小于1.6s的間隔定時(shí)向MAX705的WDI引腳提供脈沖；一旦系統不能正常運行而導致MAX705的WDI引腳失去脈沖時(shí)，看門(mén)狗定時(shí)溢出使得/WDO為低，由于 /WDO與手動(dòng)復位引腳/MR相連，因此/RESET腳向MC68HC376發(fā)出低有效的復位信號，使系統恢復到復位狀態(tài)。

　　*外部濾波電路

　　由于系統采用外部參考頻率源，為了提高系統頻率的穩定性和可靠性，所以需要在MC68HC376的XFC腳上接入濾波電路。該電路應盡可能降低XFC腳的泄露電流，以提高時(shí)鐘的穩定性和內部鎖相環(huán)的性能。圖3所示為高穩定的濾波電路。

　　*輸出驅動(dòng)電路可靠性設計

　　控制裝置通過(guò)對系統狀況進(jìn)行監測和分析后，向控制和調節的動(dòng)作單元提供控制信號。如果輸出信號受到干擾或者由于裝置故障而發(fā)出錯誤的控制信號，那么會(huì )因產(chǎn)生錯誤的調節控制動(dòng)作而使系統受到危害。因此，對于輸出驅動(dòng)電路應該加以相應的閉鎖控制和抗干擾設計，以提高控制的可靠性。

　　(1) 閉鎖控制電路

　　這里采用可再觸發(fā)雙/單穩態(tài)多諧振蕩器74LS123 來(lái)構成輸出閉鎖電路，電路接線(xiàn)如圖4所示。

　　將74LS123的A腳與MC68HC376的CTM4模塊的CTD4通道相連，由于在正常情況下CTD4定時(shí)提供脈沖，使得振蕩電路不能發(fā)生翻轉，此時(shí)，/Q保持為1；如果裝置故障，使得CTD4失去脈沖，則振蕩電路使得/Q翻轉變?yōu)?，因此閉鎖信號變?yōu)?對輸出控制信號閉鎖。

　　同時(shí)，與門(mén)4081的另一腳接至MC68HC376的TPU模塊的TCH15腳，直接由 MC68HC376控制。在正常運行中，當需要輸出控制信號時(shí)，置TCH15為1；當不需要輸出控制信號時(shí)，置TCH15為0，則使閉鎖信號為0，閉鎖輸出部分，這樣就防止了由于干擾或其他原因造成的誤動(dòng)作。

　　(2) 控制信號輸出部分的抗干擾設計

　　當閉鎖信號開(kāi)通時(shí)，輸出控制信號可能由于擾動(dòng)而出現偏差，因此應設計相應的輸出電路形式來(lái)減小擾動(dòng)的影響。輸出電路的形式如圖5所示（這里只畫(huà)出一路輸出信號）。

　　采用單線(xiàn)控制時(shí)，一旦受到干擾就會(huì )使控制信號的電平發(fā)生變化，從而造成誤動(dòng)。這里采用 “0,1”控制方式，用兩根臨近的控制線(xiàn)，一根直接接至與門(mén)4081，另一根經(jīng)過(guò)非門(mén)4069接至4081，即當兩根控制線(xiàn)為“0,1”時(shí)輸出有效的電平信號1。這樣，當存在高擾動(dòng)或低擾動(dòng)使得控制線(xiàn)同時(shí)變?yōu)?或0時(shí)，輸出無(wú)效的電平信號0。本系統中，以CTM4模塊的CPWM7引腳和閉鎖信號一起控制開(kāi)啟信號；開(kāi)啟信號與MC68HC376的控制信號一起控制動(dòng)作輸出信號。這樣就充分提高了輸出控制的可靠性。注意，單片機的I/O控制信號應使用上拉電阻。

　　　　圖5 控制輸出通道的抗干擾設計