多路讀寫(xiě)的SDRAM接口設計
加入技術(shù)交流群
存儲器是容量數據處理電路的重要組成部分。隨著(zhù)數據處理技術(shù)的進(jìn)一步發(fā)展，對于存儲器的容量和性能提出了越來(lái)越高的要求。同步動(dòng)態(tài)隨機存儲器SDRAM（Synchronous Dynamic Random Access Memory）因其容量大、讀寫(xiě)速度快、支持突發(fā)式讀寫(xiě)及相對低廉的價(jià)格而得到了廣泛的應用。SDRAM的控制比較復雜，其接口電路設計是關(guān)鍵。
本文首先介紹SDRAM的主要控制信號和基本命令；然后介紹接口電路對SDRAM的主要操作路徑及操作過(guò)程，應用于解復用的SDRAM接口電路的設計方法；最后給出了實(shí)現結果。
1 SDRAM的主要控制信號和基本命令
SDRAM的主要控制信號為：
·CS：片選使能信號，低電平有效；
·RAS：行地址選通信號，低電平有效；
·CAS：列地址選通信號，低電平有效；
·WE：寫(xiě)使能信號，低電平有效。
SDRAM的基本命令及主要控制信號見(jiàn)表1。
表1 SDRAM基本操作及控制信號
| 命 令 名 稱(chēng) | CS | RAS | CAS | WE |
| 命令禁止（NOP:Command inhibit） | H | X | X | X |
| 空操作（NOP：No operation） | L | H | H | H |
| 激活操作（ACT：Select bank and active row） | L | L | H | H |
| 讀操作（READ：Select bank and column,and start READ burst） | L | H | L | H |
| 寫(xiě)操作（WRITE：Select bank and column,and start WRITE burst） | L | H | L | L |
| 突發(fā)操作停止（BTR：Burst terminate） | L | H | H | L |
| 預充電（PRE：Deactive row in bank or banks） | L | L | H | L |
| 自動(dòng)刷新或自我刷新（REF：Auto refresh or self refresh） | L | L | L | H |
| 配置模式寄存器（LMR：Load mode register） | L | L | L | L |
所有的操作控制信號、輸入輸出數據都與外部時(shí)鐘同步。
2 接口電路對SDRAM的主要操作路徑及操作過(guò)程
一個(gè)完備的SDRAM接口很復雜。由于本文的SDRAM接口應用于解復用，處理的事件相對來(lái)說(shuō)比較簡(jiǎn)單，因而可以簡(jiǎn)化設計而不影響性能。接口電路SDRAM的主要操作可以分為：初始化操作、讀操作、寫(xiě)操作、自動(dòng)刷新操作。
（1）初始化操作
SDRAM上電一段時(shí)間后，經(jīng)過(guò)初始化操作才可以進(jìn)入正常工作過(guò)程。初始化主要完成預充電、自動(dòng)刷新模式寄存器的配置。操作過(guò)程如圖1所示。
（2）讀寫(xiě)操作
讀寫(xiě)操作主要完成與SDRAM的數據交換。讀操作過(guò)程如圖2所示，寫(xiě)操作過(guò)程如圖3所示。
評論