SDRAM電路設計詳解

介紹SDRAM電路設計之前先了解下SDRAM的尋址原理。SDRAM內部是一個(gè)存儲陣列，可以把它想象成一個(gè)表格，和表格的檢索原理一樣，先指定行，再指定列，就可以準確找到所需要的存儲單元，這是內存芯片尋址的基本原理，這個(gè)表格稱(chēng)為邏輯Bank。由于技術(shù)、成本等原因，不可能只做一個(gè)全容量的Bank，而且由于SDRAM工作原理限制，單一的Bank會(huì )造成非常嚴重的尋址沖突，大幅降低內存效率，所以在SDRAM內部分割成多個(gè)Bank，目前的SDRAM基本都是4個(gè)Bank。
SDRAM的地址引腳是復用的，在讀寫(xiě)SDRAM存儲單元時(shí)，操作過(guò)程是將讀寫(xiě)地址分兩次輸入到芯片中，每一次由同一組地址線(xiàn)送入，兩次送入到芯片上去的地址分別稱(chēng)為行地址和列地址，它們被鎖存到芯片內部的行地址鎖存器和列地址鎖存器。下面是該芯片的部分信號說(shuō)明：
nSRAS：SDRAM行地址選通信號
nSCAS：SDRAM列地址選通信號
nSCS：SDRAM芯片選擇信號（選用Bank6作為sdram空間，也可以選擇Bank7）
nWBE[3:0]：SDRAM數據屏蔽信號
SCLK0[1]：SDRAM時(shí)鐘信號
SCKE：SDRAM時(shí)鐘允許信號
LDATA[0:31]:32位數據信號
LADDR［2:14］：行列地址線(xiàn)
LADDR[25:24]：bank選擇線(xiàn)