基于單片機的壓電式賈卡控制系統設計

　　賈卡經(jīng)編機賈卡裝置自1884年問(wèn)世以來(lái)，已從機械式發(fā)展到電磁式和現在的壓電式，即Piezo賈卡系統，徹底改變了賈卡裝置需要通絲、移位針等繁雜部件的特點(diǎn)，使賈卡經(jīng)編機提花部分的機構大大簡(jiǎn)化，速度有了很大提高。此外，與計算機輔助花型設計系統配合，加快了賈卡經(jīng)編織物的設計，簡(jiǎn)化了上機工藝，縮短了產(chǎn)品更新周期。Piezo賈卡的成功開(kāi)發(fā)促進(jìn)了經(jīng)編機設備的不斷發(fā)展進(jìn)步，目前機器速度已經(jīng)大大提高，提花原理也得到了進(jìn)一步的發(fā)展。

　　Piezo賈卡導紗針主要由三部分組成：壓電陶瓷、導紗針握持端和可替換的賈卡導紗針。Piezo賈卡元件用于控制經(jīng)編機上賈卡導紗針的左右偏移。它由兩片壓電陶瓷組成，中間由玻璃纖維層隔離(絕緣)。壓電陶瓷具有“逆壓電效應”，將其置于外電場(chǎng)將產(chǎn)生幾何變形。通過(guò)控制賈卡元件兩側交替加上去的正負電壓，使電陶瓷變形，進(jìn)而使導紗針向左或向右偏移。由于壓電陶瓷效果像電容一樣，使得壓電式導紗針能保持在它的偏移位置上。賈卡導紗針左右兩面都有定位快，可以保證精確的隔離。

　　設計賈卡控制系統的主要目的就足要根據經(jīng)編機的需求，把花型數據準確適時(shí)地執行到導紗針，實(shí)現經(jīng)編機的提花。本文根據實(shí)際經(jīng)編機設備的開(kāi)發(fā)需求，選用AVR系列單片機ATmega128為主控芯片，設計了壓電式賈卡控制系統，包括控制系統的軟、硬件設計，壓電陶瓷賈卡裝置的驅動(dòng)電路等。系統將計算機技術(shù)和傳統的提花工藝結合，較好地解決了傳統提花工藝中存在的問(wèn)題，降低了成本，簡(jiǎn)化了操作過(guò)程，縮短了新產(chǎn)品的開(kāi)發(fā)周期。該系統由于成本低，結構簡(jiǎn)單，特別適用于實(shí)際賈卡經(jīng)編機設備控制部分的技術(shù)改進(jìn)，具有較好的可靠性與實(shí)用性。本系統的設計原理和結構的可靠性與實(shí)用性已通過(guò)樣機試運行得以證實(shí)。

　　1 硬件設計

　　1．1 系統總體結構

　　圖1所示為系統總體結構框圖。

　　圖1中下位機在系統中所完成的主要工作包括：接收上位機的選針花型數據，并存儲在下位機的存儲器FM24C512中；接收上位機的同步和歸零信號，并根據存儲器中的選針花型數據驅動(dòng)賈卡陶瓷導紗針，以實(shí)現提花控制。

　　1．2 單片機控制系統總體設計

　　下位機系統硬件結構框圖如圖2所示。AT-mega128單片機作為系統控制核心，將花型準備系統設計出來(lái)的花型數據(花型數據庫)通過(guò)RS 485連接單片機的串口通信，從上位機把花型數據傳送到外部擴展的FM24C512存儲器中，實(shí)現與上位機的高速多機通訊，并由ATmega128單片機按照花型數據，與機器設備其他部分協(xié)調控制(同步、歸零等)賈卡經(jīng)編機所需要的花型，通過(guò)賈卡驅動(dòng)電路驅動(dòng)賈卡陶瓷導紗針，以實(shí)現提花控制。

　　單片機采用MCU的聯(lián)機仿真和測試的標準接口(JTAG)，可實(shí)時(shí)在線(xiàn)仿真和調試，方便系統軟件的維護和升級。系統工作的啟動(dòng)或停止信號經(jīng)393比較電路、光電隔離電路和斯密特觸發(fā)電路處理后安全可靠穩定地到達控制核心，兩路信號接ATmega128兩路外部中斷接口，以保證信號的實(shí)時(shí)處理。

　　1．3 硬件各部分設計

　　1．3．1 MCU控制中心

　　本經(jīng)編機賈卡控制系統采用美國ATMEL公司資源豐富的ATmega128產(chǎn)品作為主控芯片進(jìn)行設計。ATmega128為基于A(yíng)VR RISC結構的8位低功耗CMOS微處理器，具有快速、靈活、集成度高，加密性強和易實(shí)現等諸多優(yōu)點(diǎn)。ATmega128具有128 KB的系統內可編程FLASH、4 KB的E2PROM、4 KB的SRAM、53個(gè)通用I／O口線(xiàn)、32個(gè)通用工作寄存器、實(shí)時(shí)時(shí)鐘RTC、4個(gè)靈活的具有比較模式和PWM功能的定時(shí)器／計數器(T／C)、2個(gè)USART、面向字節的兩線(xiàn)接口TWI、8通道10位ADC、具有片內振蕩器的可編程看門(mén)狗定時(shí)器、SPI串行端口、與IEEE 1149．1規范兼容的JTAG測試接口，以及6種可以通過(guò)軟件選擇的省電模式。由于其先進(jìn)的指令集以及單周期指令執行時(shí)間，ATmega128的數據吞吐率高1 MIPS／MHz，比普通的復雜指令集微處理器高10倍，從而可以緩減系統在功耗和處理速度之間的矛盾。