基于DSP E1－16XS的硬件開(kāi)發(fā)平臺設計

引言

嵌入式系統硬件的核心是各種類(lèi)型的嵌入式處理器，目前全世界嵌入式處理器的品種已經(jīng)超過(guò)1000多種，流行體系結構有30多個(gè)系列，嵌入式處理器一般可以分為嵌入式微處理器、嵌入式微控制器、嵌入式dsp處理器和嵌入式片上系統。

與標準微處理器相比，嵌入式微處理器只保留了和嵌入式應用有關(guān)的功能，并且為了滿(mǎn)足嵌入式應用的特殊要求，在工作溫度、抗電磁干擾、可靠性等方面都做了各種增強。

dsp嵌入式系統是dsp系統嵌入到應用電子系統中的一種通用系統，這種系統既具有dsp器件在數據處理方面的優(yōu)勢，又具有應用目標所需要的技術(shù)特征，在許多嵌入式應用領(lǐng)域，既需要在數據處理方面具有獨特的優(yōu)勢的dsp，也需要在智能控制方面技高一籌的微處理器（mcu）；因此，將dsp與mcu融合在一起的雙核平臺，將成為dsp技術(shù)發(fā)展的一種新潮流。德國hyperstone公司是真正把dsp成功嵌入32位微處理器的廠(chǎng)商之一，尤其是它的e1－xs系列更是這方面的佼佼者。

1 e1－16xs微處理器結構概述

hyperstone risc/dsp架構框圖如圖1所示，hyperstone內核是專(zhuān)為risc和dsp功能的集成而設計的，但它不是兩個(gè)不同內核在單個(gè)芯片上的簡(jiǎn)單組合，而是一個(gè)集成的內核和指令集。這一全集成的內核基于單處理器模式，帶有單指令流。risc和dsp單元間簡(jiǎn)單且高效的通信由1個(gè)96路的32位內部存儲器實(shí)現，每個(gè)時(shí)鐘周期內可以執行3條指令的操作，所以在100mhz的頻率下可以達到300 mops這樣優(yōu)秀的性能。

hyperstone e1－16xs是一款0.25μm cmos工藝的微處理器，它結合了高性能的risc微處理器和dsp處理器，利用簡(jiǎn)潔高效的指令，使嵌入式dsp處理器的實(shí)時(shí)性得以充分的發(fā)揮。 該處理器主要具有如下的特點(diǎn)：

1、32位risc/dsp處理器alu、dsp單元和load/store單元并行處理，內部集成硬件乘法器。

2、16根數據線(xiàn)，22根地址線(xiàn)，4個(gè)外部存儲體（memory bank）選擇信號。

3、4gb內存地址空間，i/o空間和存儲空間分開(kāi)尋址，存儲器和dsp連接無(wú)需附加邏輯電路。

4、片內集成16kb ram和片上指令高速緩存。

5、具有全面的dram和dma控制器，所有的總線(xiàn)時(shí)序可編程。

6、片上pll、cpu總高頻率可達到180mhz。

7、中斷服務(wù)程序可在7個(gè)時(shí)鐘周期內啟動(dòng)。除內部中斷外，還有7個(gè)外部中斷可用。

8、3個(gè)可編程i/o引腳除了可配置成輸入輸出外，還可以配置成外部中斷輸入使用。

9、32位定時(shí)器和看門(mén)狗定時(shí)器，用戶(hù)可利用hyrtk內核訪(fǎng)問(wèn)154個(gè)獨立的"虛擬"定時(shí)器，僅需很少的處理開(kāi)銷(xiāo)。

2 嵌入式系統硬件設計

2.1 系統硬件結構

系統硬件結構如圖2所示。

電源電路：輸入5v，經(jīng)過(guò)dc－dc變換，分別給微處理器提供2.5v和3.3v的電壓。

晶振電路：16mhz有源晶體振蕩器經(jīng)過(guò)倍頻，分別為hyperstone內核/系統提供128/64mhz的時(shí)鐘頻率。

復位電路：可選用簡(jiǎn)單的rc復位電路，考慮到系統復位的可靠性和掉電監控，建議使用專(zhuān)門(mén)的復位ic，例如max706。

微處理器：即e1－16xs，是系統的工作和控制中心。

flash：可存放boot監控程序、嵌入式操作系統、用戶(hù)應用程序或其他在系統掉電后需要保存的數據。

sdram：系統代碼運行和數據變量存儲的空間。

jtag接口：通過(guò)該接口可對系統進(jìn)行在線(xiàn)調試和程序下載。

i/o擴展接口：引出數據總線(xiàn)、地址總線(xiàn)和必需的i/o控制總線(xiàn)，便于用戶(hù)根據自身的特定需求，擴展外圍電路；dsp可以通過(guò)該擴展總線(xiàn)對其他板卡進(jìn)行控制，或者其他板卡可以通過(guò)該接口對開(kāi)發(fā)板進(jìn)行操作。

2.2 系統主要硬件單元電路設計

不同的dsp處理器在與dram、flash連接時(shí)通常會(huì )有些差異，所以下面著(zhù)重分析存儲器接口電路的工作原理和設計方法。

（1）flash接口電路

由于flash存儲器具有低功耗、大容量，可整片或分扇區快速燒寫(xiě)、擦除、掉電后信息不丟失等特點(diǎn)，在各種嵌入式系統中得到廣泛應用。

本系統中，flash存儲器采用hynix的hy29lv160。他是16位數據寬度，存儲容量為16mb（2mb），可以在2.7－3.6v電壓范圍內進(jìn)行讀、編程（燒寫(xiě)）和擦除操作。

在大多數系統中，選用1片16位的flash存儲器芯片（單片容量有1mb、2mb、4mb、8mb等）構建16位的flash存儲系統已經(jīng)足夠。在此采用1片hy29lv160構建16位的flash存儲器系統，圖3為16位模式flash與處理器e1－16xs的基本接法。

flash存儲器在系統中通常用于存放程序代碼，系統上電或復位后從此獲取指令并開(kāi)始執行。因此，應將存有程序代碼的flash存儲器配置到bank3，即將e1－16xs的cs3接至hy29lv160的片選端ce。輸出使能端oe接e1－16xs的oe；寫(xiě)使能端we接e1－16xs的we1，模式選擇byte上拉，使hy29lv160工作在16位數據模式。ry/by（就緒/忙）指示hy29lv160編程或擦除操作的工作狀態(tài)。

hy29lv160地址總線(xiàn)a[19－0]與e1－16xs的地址總線(xiàn)a[20－1]相連；16位數據總線(xiàn)d[15－0]與e1－16xs的16位數據總線(xiàn)d[15－0相連，此時(shí)應將e1－16xs的bootb置為0，即選擇外部flash為16位工作方式。

（2）dram接口電路

與flash存儲器相比較，動(dòng)態(tài)隨機存儲器dram雖然不具有掉電保持數據的特性，但其存取速度大大高于flash存儲器，在系統中主要用作程序的運行空間。
e1－16xs內部的dram控制器支持dram的各種形式，例如fast－page mode、edo和sdram，都可以直接和處理器無(wú)縫連接。存儲器存取的總線(xiàn)時(shí)序刷新控制等可由總線(xiàn)控制寄存器（bcr）設定，這里以目前嵌入式系統設計中常用的sdram說(shuō)明電路的具體連接。

系統中sdram選用is42s16100－7t。它的存儲容量為2banks×512k×16位（2mb），工作電壓為（3.3±0.3）v，16位數據寬度，如果用戶(hù)需要運行嵌入式操作系統以及各種相對較復雜的功能，可以考慮增加sdram的容量，e1－16xs最大支持128mb。

圖4為is42s16100－7t sdram存儲器和e1－16xs的連接框圖，將該sdram配置到系統存儲器的bank0，即將e1－16xs的dp0（sdram選擇信號）接至is42s16100的cs端，表1可以清晰地反應出e1－16xs和is42s16100的連接情況。

（3）i/o擴展

由于dsp本身的i/o口相對比較少，在很多應用場(chǎng)合下，需要進(jìn)行i/o擴展，e1－16xs內部i/o總線(xiàn)控制寄存器提供了6位作為芯片選擇用，有就是可以連接64個(gè)周邊器件；另外還有3位作為i/o器件內部寄存器地址尋址用，9位用來(lái)設定讀寫(xiě)訪(fǎng)問(wèn)的總線(xiàn)時(shí)序設置，例如地址建立時(shí)間和保持時(shí)間等，這樣可以降低對外設的訪(fǎng)問(wèn)速度，適應低速外設的要求，一般對外設i/o的訪(fǎng)問(wèn)連接如圖5所示。

圖5中，iord和iowr為i/o訪(fǎng)問(wèn)時(shí)的讀控制信號和寫(xiě)控制信號，分別連接到i/o設計的讀和寫(xiě)控制端；i/o設備的中斷輸出信號int連接到dsp的中斷輸入信號intn。e1－16xs提供了最多7個(gè)外部中斷輸入可供連接。

3 pcb板設計要點(diǎn)

設計好電路圖后，就可以設計pcb板了，在系統中，e1－16xs的片內工作頻率可以達到150mhz以上，系統總線(xiàn)頻率也接近100mhz，因此，在pcb設計過(guò)程中，應該遵循高頻電路設計的基本原則。首先應注意電源的質(zhì)量與分配，其次要注意信號線(xiàn)和時(shí)鐘線(xiàn)的分布。

（1）電源質(zhì)量與分配

在設計pcb板時(shí)，給各個(gè)單元電路提供高質(zhì)量的電源，會(huì )使系統的穩定性大幅度提高。一般應在電源進(jìn)入印刷電路板的位置和靠近各器件的電源引腳處加上幾十～幾百μf的電容，以濾除電源噪聲，還要注意在器件的電源和地之間加上0.01μf－0.1μf左右的電容，用來(lái)濾除元器件工作時(shí)產(chǎn)生的高頻噪聲，由于雙面pcb板電源采用電源總線(xiàn)的方式，受到電路板面積的限制，一般存在較大的直流電阻，所以為了提高系統的穩定性，通常采用多層板，一般專(zhuān)門(mén)拿出兩層，作為電源層和地層，而不在其上布信號線(xiàn)。低阻抗的電源層也可以像地層一樣作為高頻信號的返回通路，可以有效地降低噪聲。

（2）同類(lèi)型信號線(xiàn)的分布

在設計pcb時(shí)，對于處理器的輸入輸出信號中的數據線(xiàn)、地址線(xiàn)等相同類(lèi)型的線(xiàn)應該成組、平行分布、并保持它們之間的長(cháng)短差異不要太大，采用這種方式布線(xiàn)的既可以減少干擾，增加系統的穩定性，還可以簡(jiǎn)化布線(xiàn)，使pcb板的外觀(guān)美觀(guān)。

（3）時(shí)鐘信號線(xiàn)的分布

較高頻的時(shí)鐘信號是電路板的關(guān)鍵信號，頻率越高的時(shí)鐘其布線(xiàn)要求也越高，布線(xiàn)時(shí)應使時(shí)鐘源到負載的聯(lián)線(xiàn)盡量短，線(xiàn)應盡量寬，不同時(shí)鐘之間，時(shí)鐘與其他信號之間避免平行走線(xiàn)。信號負載較多時(shí)，在一個(gè)驅動(dòng)器上不要驅動(dòng)其他時(shí)鐘信號，保持時(shí)鐘信號的質(zhì)量良好。

結語(yǔ)

該精簡(jiǎn)開(kāi)發(fā)板具有最小化的功能，用戶(hù)僅僅需要在flash里預先燒寫(xiě)boot監控程序，就可以進(jìn)行應用程序的調試和下載，該開(kāi)發(fā)板具有良好的擴展性，通過(guò)i/o擴展接口為戶(hù)的硬件擴展提供了很多的便利。用戶(hù)可以在不更改boot監控程序的前提下對該精簡(jiǎn)開(kāi)發(fā)板進(jìn)行硬件功能（串口、usb、可編程器件等）的擴充。