放大器電氣過(guò)應力EOS問(wèn)題分析
加入技術(shù)交流群
當我們考慮出現EOS問(wèn)題的放大器時(shí)，可能會(huì )想到靜電放電 (ESD) 。ESD使放大器引腳面臨短時(shí)、高壓、放電問(wèn)題。第二種(通常會(huì )被人們忽略)過(guò)應力條件是 EOS 。EOS使放大器面臨相對于 ESD 較低的過(guò)壓和電流，但持續時(shí)間更長(cháng)?？赐瓯疚暮?，您就會(huì )對潛在放大器 EOS 狀態(tài)有所了解，并知道解決這一問(wèn)題的方法。利用這種方法，您就能夠設計防止電氣過(guò)應力損壞、穩健的集成電路外部系統。破壞性的靜電放電事件
電氣過(guò)應力的一個(gè)明顯起因是 ESD。當兩個(gè)物體 (body) 極為接近，且處于不同靜電位下(幾百伏或數千伏)時(shí)，便存在發(fā)生 ESD 的可能性。若兩個(gè)物體之間出現傳導路徑，則會(huì )發(fā)生靜電荷轉移。電荷中和以后，便不再放電。芯片處于電路斷開(kāi) (out-of-circuit) 環(huán)境下可能會(huì )發(fā)生 ESD 。一般而言，我們發(fā)現錯誤地操作 IC 芯片會(huì )導致 ESD發(fā)生，從而帶來(lái)一定的破壞性。ESD 發(fā)生在若干分之一秒時(shí)間內(通常不到 250ns)。若電流路徑中幾乎沒(méi)有電阻的話(huà)，則大約數安培的電流將會(huì )流入芯片電路。數十年前，半導體電路常常遭受 ESD 帶來(lái)的破壞，最終會(huì )導致整個(gè)電路故障，甚至帶來(lái)危害更大的參數降級。然而，一旦 ESD 的特性為人們了解之后，半導體廠(chǎng)商就開(kāi)始在新的 IC 設計中實(shí)施保護電路。這些片上保護電路極大地降低了 ESD 對 IC 芯片產(chǎn)生破壞的可能性。片上 ESD 保護電路的主要功能是防止PCB 裝配之前和 PCB 裝配操作帶來(lái)的 ESD 相關(guān)破壞。此類(lèi)操作期間，低阻抗接地路徑可起到放電路徑的作用，以對 IC 或周?chē)砻嫠鶐У碾姾蛇M(jìn)行放電。IC 安裝到 PC 電路板上后，情況便不一樣了。一旦安裝完成，在 IC 芯片和另一個(gè)板上組件之間便形成了連接。這就大大降低了低阻抗 ESD 路徑存在的可能性。完成此安裝以后，您極有可能不會(huì )碰到干預內部 ESD IC 電路的 ESD 情況。這的確不錯!但是，還有另一種可能性。工作電路的一些狀況可能會(huì )使 IC 芯片受 EOS的影響。在 EOS狀態(tài)下，可能會(huì )無(wú)意中激活 ESD 電路。EOS 的時(shí)滯可能會(huì )比 ESD 的時(shí)間要長(cháng)得多。EOS期間電流傳導的強度和持續時(shí)間可能足以在芯片中產(chǎn)生具有危險水平的熱量。在這種極端條件下，芯片會(huì )被迅速破壞而且不可避免，最終損壞電路?；孟?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/電氣過(guò)應力">電氣過(guò)應力
不知不覺(jué)地，我們可能正依賴(lài)器件的內部 ESD 電路在 EOS期間提供保護，盡管并非有意讓電路支持這一用途。您可能會(huì )發(fā)現，在施加電力以前您便擁有了一個(gè)可以完美運行的 IC(請參見(jiàn)圖 1)，然而在施加電力和輸入信號以后該 IC 突然就被破壞了。EOS 可能會(huì )非常劇烈，以至于 IC 過(guò)熱，從而熔化裸片和封裝材料。圖 2 為此類(lèi)破壞的一個(gè)例子。
圖 1 安裝之前的全功能 IC
圖 2 出現EOS后被破壞的 IC集成電路通常不包括 EOS 條件保護。充其量，內部 ESD 保護電路可能會(huì )在 EOS 期間啟用，并提供充分保護。但是，設計 ESD 保護電路并不能保證在所有 EOS 狀態(tài)下都提供這種保護。EOS 期間建立的電流路徑較為復雜，并且有一定的不可預知性，雜散阻抗變大的高頻情況下更是如此。圖 3 顯示了放大器內幾種可能的電流路徑例子。ESD 輸入保護二極管(常為“關(guān)閉”)提供了到各個(gè)電源和 T1 的直流路徑。如果放大器電源不能吸入 EOS相關(guān)電流，則 IC 電源引腳電壓可能會(huì )上升至危險水平。T1 為一個(gè) ESD 吸收器件。ESD 期間，T1 的功能是在安全水平開(kāi)啟并鉗制電源引腳的電壓。切記大多數 ESD 事件都發(fā)生在 IC 處于電路斷開(kāi)時(shí)。但是，在電路內 EOS 期間，T1 可能在不經(jīng)意間開(kāi)啟。此時(shí)，T1 會(huì )在運算放大器電源引腳之間建立起一個(gè)低電阻連接。這樣，強破壞性電流開(kāi)始流動(dòng)，直到 T1 熔化，從而在放大器電源之間形成短路。前面提到的自加熱和破壞均可能發(fā)生。上述熱量溫度可以升高到足以使封裝熔化、裂開(kāi)，如圖 2 所示。
圖 3 EOS激活多條路徑圖中翻譯：
(左上黑字)電源阻抗可能會(huì )很復雜并且傳導路徑會(huì )根據電源的能力吸收或提供電流
(左上)目標信號(intended signal)
(左下)EOS 脈沖源(EOS pulse source)
(右上)T1 會(huì )發(fā)生傳導并在一個(gè) ESD 事件中出現閉鎖(T1 may conduct and latch on during an ESD event)作為一個(gè)主要的設計考慮因素，需要確保經(jīng)過(guò)器件的所有路徑均能夠安全地經(jīng)受住 EOS 事件期間出現的電流和電壓。如果您無(wú)法預見(jiàn)這些條件，同時(shí)您的 IC 也不能散出產(chǎn)生的熱量，那么電路就可能會(huì )被損壞。了解放大器的內部 ESD 電路，并預測它們在 EOS 事件中的表現，是避免出現這些問(wèn)題的一種有效方法。大多數運算放大器廠(chǎng)商均可提供 ESD 電路的相關(guān)信息。EOS 條件舉例
利用 TINA 軟件工具和 OPA364 宏模型生成的圖 4 是使用低功耗 OPA364 CMOS 運算放大器的簡(jiǎn)單跟隨器電路的一個(gè)例子。低頻信號 VG1 表示來(lái)自變送器輸出端的信號。該變送器遠離放大器，有一條線(xiàn)纜 (TL1) 將它們連接起來(lái)。該電路中，周?chē)h(huán)境使得線(xiàn)纜上出現了瞬態(tài)。
評論