SoPC與嵌入式系統軟硬件協(xié)同設計

1 概述　　　　

20世紀90年代初,電子產(chǎn)品的開(kāi)發(fā)出現兩個(gè)顯著(zhù)的特點(diǎn)：產(chǎn)品深度復雜化和上市時(shí)限縮短?；陂T(mén)級描述的電路級設計方法已經(jīng)趕不上新形勢的發(fā)展需要，于是基于系統級的設計方法開(kāi)始進(jìn)入人們的視野。隨著(zhù)半導體工藝技術(shù)的發(fā)展，特別是超深亞微米(vdsm,<0.25 μm)工藝技術(shù)的成熟，使得在一塊硅芯片上集成不同功能模塊（成為系統集成芯片）成為可能。這種將各種功能模塊集成于一塊芯片上的完整系統，就是片上系統soc(system on chip)。 soc是集成電路發(fā)展的必然趨勢。

soc設計技術(shù)始于20世紀90年代中期，它是一種系統級的設計技術(shù)。如今，電子系統的設計已不再是利用各種通用集成電路 ic(integrated circuit)進(jìn)行印刷電路板pcb(printed circuit board)板級的設計和調試，而是轉向以大規?，F場(chǎng)可編程邏輯陣列 fpga (fieldprogrammable gate array)或專(zhuān)用集成電路 asic (applicationspecific integrated circuit)為物理載體的系統級的芯片設計。使用asic為物理載體進(jìn)行芯片設計的技術(shù)稱(chēng)為片上系統技術(shù)，即soc；使用fpga作為物理載體進(jìn)行芯片設計的技術(shù)稱(chēng)為可編程片上系統技術(shù)，即sopc（system on programmable chip）。soc技術(shù)和sopc技術(shù)都是系統級的芯片設計技術(shù)(統稱(chēng)為廣義soc)。

到目前為止，soc還沒(méi)有一個(gè)公認的準確定義，但一般認為它有三大技術(shù)特征：采用深亞微米（dsm）工藝技術(shù)，ip核(intellectual property core)復用以及軟硬件協(xié)同設計。soc的開(kāi)發(fā)是從整個(gè)系統的功能和性能出發(fā)，利用ip復用和深亞微米技術(shù)，采用軟件和硬件結合的設計和驗證方法，綜合考慮軟硬件資源的使用成本，設計出滿(mǎn)足性能要求的高效率、低成本的軟硬件體系結構，從而在一個(gè)芯片上實(shí)現復雜的功能,并考慮其可編程特性和縮短上市時(shí)間。使用soc技術(shù)設計的芯片，一般有一個(gè)或多個(gè)微處理器芯片和數個(gè)功能模塊。各個(gè)功能模塊在微處理器的協(xié)調下，共同完成芯片的系統功能，為高性能、低成本、短開(kāi)發(fā)周期的嵌入式系統設計提供了廣闊前景。

sopc技術(shù)最早是由美國altera公司于2000年提出的，是現代計算機輔助設計技術(shù)、電子設計自動(dòng)化eda(electronics design automation)技術(shù)和大規模集成電路技術(shù)高度發(fā)展的產(chǎn)物。sopc技術(shù)的目標是將盡可能大而完整的電子系統在一塊fpga中實(shí)現，使得所設計的電路在規模、可靠性、體積、功能、性能指標、上市周期、開(kāi)發(fā)成本、產(chǎn)品維護及其硬件升級等多方面實(shí)現最優(yōu)化。sopc的設計以ip為基礎，以硬件描述語(yǔ)言為主要設計手段，借助以計算機為平臺的eda工具，自動(dòng)化、智能化地自頂向下地進(jìn)行。

系統級芯片設計是一種高層次的電子設計方法，設計人員針對設計目標進(jìn)行系統功能描述，定義系統的行為特性，生成系統級的規格描述。這一過(guò)程中可以不涉及實(shí)現工藝。一旦目標系統以高層次描述的形式輸入計算機后，eda系統就能以規則驅動(dòng)的方式自動(dòng)完成整個(gè)設計。為了滿(mǎn)足上市時(shí)間和性能要求，系統級芯片設計廣泛采用軟硬件協(xié)同設計的方法進(jìn)行。

2 sopc設計中的軟硬件協(xié)同設計

2.1　軟硬件協(xié)同設計的背景

系統級芯片設計是微電子設計領(lǐng)域的一場(chǎng)革命，它主要有3個(gè)關(guān)鍵的支撐技術(shù)：　　　　

① 軟、硬件的協(xié)同設計技術(shù)。主要是面向不同目標系統的軟件和硬件的功能劃分理論（functional partition theory）和設計空間搜索技術(shù)。

② ip模塊復用技術(shù)。ip是指那些集成度較高并具有完整功能的單元模塊，如mpu、dsp、dram、flash等模塊。ip模塊的再利用，除了可以縮短芯片的設計時(shí)間外，還能大大降低設計和制造的成本，提高可靠性。ip可分為硬ip和軟ip。sopc中使用的ip多數是軟ip。軟ip可重定制、剪裁和升級，為優(yōu)化資源和提高性能提供了很大的靈活性。

③ 模塊以及模塊界面間的綜合分析和驗證技術(shù)。綜合分析和驗證是難點(diǎn)，要為硬件和軟件的協(xié)同描述、驗證和綜合提供一個(gè)自動(dòng)化的集成開(kāi)發(fā)環(huán)境。

過(guò)去，最常用的設計方法是層次式設計，把設計分為3個(gè)域：行為域描述系統的功能；結構域描述系統的邏輯組成；物理域描述具體實(shí)現的幾何特性和物理特性。采用自頂向下的層次式設計方法要完成系統級、功能級、寄存器傳輸級、門(mén)級、電路級、版圖級（物理級）的設計，經(jīng)歷系統描述、功能設計、邏輯設計、電路設計、物理設計、設計驗證和芯片制造的流程，是一個(gè)每次都從頭開(kāi)始的設計過(guò)程。傳統的ic設計方法是先設計硬件，再根據算法設計軟件。在深亞微米設計中，硬件的費用是非常大的。當設計完成后，發(fā)現錯誤進(jìn)行更改時(shí)，要花費大量的人力、物力和時(shí)間，且設計周期變長(cháng)。

現在，芯片的設計是建立在ip復用的基礎之上的，利用已有的芯核進(jìn)行設計重用，完成目標系統的整體設計以及系統功能的仿真和驗證。一般采用從系統行為級開(kāi)始的自頂向下設計方法，把處理機制、模型算法、軟件、芯片結構、電路直至器件的設計緊密結合起來(lái)，在單個(gè)芯片上完成整個(gè)系統的功能。同ic組成的系統相比，由于采用了軟硬件協(xié)同設計的方法，能夠綜合并全盤(pán)考慮整個(gè)系統的各種情況，可以在同樣的工藝技術(shù)條件下實(shí)現更高性能的系統指標。既縮短開(kāi)發(fā)周期，又有更好的設計效果，同時(shí)還能滿(mǎn)足苛刻的設計限制。

2.2　軟硬件協(xié)同設計的發(fā)展過(guò)程

2.3　軟硬件協(xié)同設計涉及的內容

目前，sopc中的軟硬件協(xié)同設計主要涉及到以下內容：系統功能描述方法、設計空間搜索(dse)支持、資源使用最優(yōu)化的評估方法、軟硬件劃分理論、軟硬件詳細設計、硬件綜合和軟件編譯、代碼優(yōu)化、軟硬件協(xié)同仿真和驗證等幾個(gè)方面，以及同系統設計相關(guān)的低壓、低功耗、多布線(xiàn)層數、高總線(xiàn)時(shí)鐘頻率、i/o引腳布線(xiàn)等相關(guān)內容。

系統功能描述方法解決系統的統一描述。這種描述應當是對軟硬件通用的，目前一般采用系統描述語(yǔ)言的方式。在軟硬件劃分后，能編譯并映射成為硬件描述語(yǔ)言和軟件實(shí)現語(yǔ)言，為目標系統的軟硬件協(xié)同工作提供強有力的保證。

設計空間搜索提供了一種實(shí)現不同設計方式、理解目標系統的機制，設計出不同的軟硬件體系結構，使最優(yōu)化的設計實(shí)現成為可能。最優(yōu)化的評估方法解決軟硬件的計量和評估指標，從而能夠對不同的設計進(jìn)行資源占用評估，并進(jìn)而選出最優(yōu)化的設計。

fpga的評估可以做到以引腳為基本核算單位。軟硬件劃分理論從成本和性能出發(fā)，決定軟硬件的劃分依據和方法?；驹瓌t是高速、低功耗由硬件實(shí)現；多品種、小批量由軟件實(shí)現；處理器和專(zhuān)用硬件并用以提高處理速度和降低功耗。劃分的方法從兩方面著(zhù)手：一是面向軟件，從軟件到硬件滿(mǎn)足時(shí)序要求；二是面向硬件，從硬件到軟件降低成本。在劃分時(shí)，要考慮目標體系結構、粒度、軟硬件實(shí)現所占用的成本等各種因素。劃分完后，產(chǎn)生軟硬件分割界面，供軟硬件溝通、驗證和測試使用。

軟硬件詳細設計完成劃分后的軟件和硬件的設計實(shí)現。硬件綜合是在廠(chǎng)家綜合庫的支持下，完成行為級、rtl以及邏輯級的綜合。代碼優(yōu)化完成對設計實(shí)現后的系統進(jìn)行優(yōu)化，主要是與處理器相關(guān)的優(yōu)化和與處理器無(wú)關(guān)的優(yōu)化。與處理器相關(guān)的優(yōu)化受不同的處理器類(lèi)型影響很大，一般根據處理器進(jìn)行代碼選擇、主要是指令的選擇；指令的調度(并行、流水線(xiàn)等)、寄存器的分配策略等；與處理器無(wú)關(guān)的優(yōu)化主要有常量?jì)?yōu)化、變量?jì)?yōu)化和代換、表達式優(yōu)化、消除無(wú)用變量、控制流優(yōu)化和循環(huán)內優(yōu)化等。

軟硬件協(xié)同仿真和驗證完成設計好的系統的仿真和驗證，保證目標系統的功能實(shí)現、滿(mǎn)足性能要求和限制條件，從整體上驗證整個(gè)系統。

2.4　軟硬件協(xié)同設計的系統結構

軟硬件協(xié)同設計在實(shí)際應用中表現為軟硬件協(xié)同設計平臺的開(kāi)發(fā)。從系統組成的角度，可以用圖1來(lái)表述軟硬件協(xié)同設計平臺的系統組成。其中設計空間搜索部分由體系結構庫、設計庫、成本庫、系統功能描述和系統設計約束條件組成。設計空間搜索的任務(wù)是對不同的目標要求找到恰當的解決辦法。體系結構庫是存放協(xié)同設計支持的各種體系結構數據庫，一般是通過(guò)不同的模型表現出來(lái)。到目前為止，使用較多的模型有狀態(tài)轉換模型(有限狀態(tài)機)、事件驅動(dòng)模型、物理結構組成模型、數據流程模型和混合模型等。體系結構的豐富程度決定了對目標系統的軟硬件協(xié)同設計的支持力度。設計庫中包含可以使用的程序或網(wǎng)表的設計執行數據庫，為新的設計提供參考依據。成本庫中提供設計成本的計算方法以及由目標系統的資源消耗、電源消耗、芯片面積、實(shí)時(shí)要求等組成的數據庫，是工作在給定平臺上的明確界定。在設計空間搜索中還有一個(gè)比較重要的步驟，是對一個(gè)給定設計進(jìn)行評估，主要有評估目標系統的成本、性能、正確性等。經(jīng)過(guò)評估后的設計可以進(jìn)行軟硬件劃分，產(chǎn)生硬件描述、軟件描述和軟硬件界面描述三個(gè)部分，以及各個(gè)部分的具體實(shí)現并優(yōu)化。最后進(jìn)行硬件綜合、軟硬件集成和系統仿真和測試。

面向sopc的軟硬件協(xié)同設計流程從目標系統構思開(kāi)始。對一個(gè)給定的目標系統，經(jīng)過(guò)構思，完成其系統整體描述，然后交給軟硬件協(xié)同設計的開(kāi)發(fā)集成環(huán)境，由計算機自動(dòng)完成剩余的全部工作。一般而言，還要經(jīng)過(guò)模塊的行為描述、對模塊的有效性檢查、軟硬件劃分、硬件綜合、軟件編譯、軟硬件集成、軟硬件協(xié)同仿真與驗證等各個(gè)階段。軟硬件協(xié)同設計流程如圖2所示。其中軟硬件劃分后產(chǎn)生硬件部分、軟件部分和軟硬件接口界面三個(gè)部分。硬件部分遵循硬件描述、硬件綜合與配置、生成硬件組建和配置模塊；軟件部分遵循軟件描述、軟件生成和參數化的步驟，生成軟件模塊。最后把生成的軟硬件模塊和軟硬件界面集成，并進(jìn)行軟硬件協(xié)同仿真，以進(jìn)行系統評估和設計驗證。

3 sopc的軟硬件協(xié)同設計的優(yōu)勢

同sopc相比，soc具有如下缺點(diǎn)：首先，使用asic的試制和流片風(fēng)險大、成本高、成功率不高，一旦制片后就不能再進(jìn)行修改。其次，使用asic設計芯片系統時(shí)，由于微控制器、功能模塊等ip是根據目標系統性能進(jìn)行選擇的，一旦選定，所選擇的ip的性能就不能再修改，也就基本上決定了目標系統的性能，使得目標系統的性能優(yōu)化空間相當狹窄，同時(shí)也使得設計完成后的目標系統的硬件升級變得不可能。再有，就是這種方式的硬件設計只能是流于拼裝和連接選定的硬件系統結構，指令不可更改，根據指令系統來(lái)進(jìn)行編程。設計人員的創(chuàng )造發(fā)揮自由度狹小，限制了人的能動(dòng)性在設計中應有的作用。

sopc的可編程特性對這些問(wèn)題沒(méi)有限制。sopc技術(shù)在電子設計上給出了一種以人的基本能力為依據的軟硬件綜合解決方案；同時(shí)涉及到底層的硬件系統設計和軟件設計，在系統化方面有了廣大的自由度。開(kāi)發(fā)者在軟硬件系統的綜合與構建方面可以充分發(fā)揮創(chuàng )造性和想象力，使得多角度、多因素和多結構層面的大幅度優(yōu)化設計成為可能，使用其可編程特性與ip核相結合，可以快速、低廉地開(kāi)發(fā)出不同的協(xié)處理器，從而真正實(shí)現硬件編程、升級和重構。隨著(zhù)fpga制造工業(yè)的發(fā)展，這種優(yōu)勢將會(huì )更加明顯。

4 支持sopc軟硬件協(xié)同設計的工具

1） cadence virtual component codesign (vcc)

第一個(gè)為ip復用所設計的工業(yè)系統級hw/sw co-design開(kāi)發(fā)平臺環(huán)境。在早期設計時(shí)就可以確認軟硬件劃分的臨界體系結構。它通過(guò)電子供給鏈進(jìn)行交流和交換設計信息，為系統庫和soc提供必要的框架。

2） system c

一種通過(guò)類(lèi)對象擴展的基于c/c++的建模平臺，支持系統級軟硬件協(xié)同設計仿真和驗證，是建立在c++基礎上的新型建模方法，方便了系統級設計和ip交換。在system c語(yǔ)言描述中，最基本的構造塊是進(jìn)程。一個(gè)完整的系統描述包含幾個(gè)并發(fā)進(jìn)程，進(jìn)程之間通過(guò)信號互相聯(lián)系，且可以通過(guò)外在時(shí)鐘確定事件的順序和進(jìn)程同步。system c源碼可以用來(lái)綜合硬件,把system c寫(xiě)的硬件描述綜合成門(mén)級網(wǎng)表，以便ic實(shí)現或綜合成一個(gè)verilog hdl；或vhdl的rtl描述，以便fpga綜合。用system c開(kāi)發(fā)的硬件模型可以用標準的c++編譯器來(lái)編譯,經(jīng)編譯后形成一個(gè)可執行的應用程序,設計人員可以通過(guò)console來(lái)觀(guān)察系統的行為,驗證系統功能和結構。

3） 美國altera公司的quartus ii軟件

集成良好的工具。它具有不尋常的綜合結構及平面規劃和布局布線(xiàn)能力，可以進(jìn)行時(shí)序和資源優(yōu)化；強有力的驗證功能是業(yè)內惟一支持在系統更新ram/rom和常量的軟件，可以方便地在系統執行試驗而不必重新編譯設計或重新配置fpga的其余部分，大大減小了設計周期；容易使用，保持了可編程邏輯器件領(lǐng)域上的性能領(lǐng)導地位。作為系統生成工具的sopc builder，集成在quartus ii軟件的所有版本中。sopc builder提高了fpga設計人員的工作效率。以其新特性及面向sopc builder知識產(chǎn)權的ip內核，設計人員采用pci接口和ddr/ddr2外部存儲器，可以迅速生成系統，進(jìn)行引腳分配，提高設計集成度和可重用性。

結語(yǔ)