DAC及其緩沖器有助于提升系統性能與簡(jiǎn)化設計一

本文將考察一款新型精密16位DAC,同時(shí)針對性能可與變壓器媲美的高速互補電流輸出DAC的輸出緩沖談一些想法。

　　電壓開(kāi)關(guān)式16位DAC提供低噪聲、快速建立時(shí)間和更出色的線(xiàn)性度

　　基于突破性10位CMOSAD7520--推出已近40年--的電阻梯乘法DAC最初用于反相運算放大器，而放大器的求和點(diǎn) (IOUTA) 則提供了方便的虛擬地(圖1)。

　　圖1. CMOS乘法DAC架構

　　然而，在某些限制條件下，它們也可用于提供同相電壓輸出的電壓開(kāi)關(guān)配置 其中，運算放大器用作電壓緩沖器(圖2)。此處，基準電壓VIN施加于OUT,輸出電壓VOUT,則由VREF提供。后來(lái)不久即出現了針對這種用途而優(yōu)化的12位版本。

　　圖2. 電壓開(kāi)關(guān)模式下的乘法DAC

　　快速推進(jìn)到現在： 隨著(zhù)單電源系統的不斷普及，設計師面對一個(gè)挑戰，即在維持高電壓下的性能水平的同時(shí)控制功耗。對能用于這種模式的更高分辨率(最高16位)的器件的需求也日益增加。

　　在電壓開(kāi)關(guān)模式下使用乘法DAC的顯著(zhù)優(yōu)勢是不會(huì )發(fā)生信號反相，因此，正基準電壓會(huì )導致正輸出電壓。但當用于該模式時(shí)，R-2R梯形架構也存在一個(gè)缺陷。相對于同一DAC用于電流導引模式的情況，與R-2R梯形電阻串聯(lián)的N溝道開(kāi)關(guān)的非線(xiàn)性電阻將導致積分線(xiàn)性度(INL)下降。

　　為了克服乘法DAC的不足并同時(shí)保持電壓開(kāi)關(guān)的優(yōu)勢，人們開(kāi)發(fā)出了新型的高分辨率DAC,比如AD5541A,(如圖3所示)。AD5541A采用一個(gè)部分分段的R-2R梯形網(wǎng)絡(luò )和互補開(kāi)關(guān)，在16位分辨率下可實(shí)現±1-LSB精度，在?40°C至+125°C的整個(gè)額定溫度范圍內均無(wú)需調整，其噪聲值為11.8 nV/√Hz,建立時(shí)間為1?s.

　　圖3. AD5541A架