基于TLK10002的 SERDES FIFO 溢出解決方案

　　6） 等待 TLK10002 低速側鎖相環(huán) LS PLL 正常鎖定。//只要 LMK04808 鎖定并且正常輸出，LS PLL 就可以正常鎖定

　　7） 重啟數據通路。//此時(shí)，低速側和高速側 SERDES 都具有有效時(shí)鐘，重啟數據通路可以?xún)?yōu)化 FIFO的指針位置和觸發(fā)低速側 Lane 重新對齊

　　3、雙系統時(shí)鐘方案實(shí)際測試

　　3.1 測試設置

　　TLK10002 雙系統時(shí)鐘方案測試設置如圖 5 所示。J-BERT 用來(lái)產(chǎn)生 9.8304Gbps 的 PRBS7 測試信號，在這個(gè)信號上會(huì )加載 45ps 的寬帶隨機抖動(dòng)；VXI Clock Generator 用于產(chǎn)生 122.88MHz 的本地時(shí)鐘，作為 TLK10002 高速側鎖相環(huán)的參考時(shí)鐘；LMK04808 作為本地的 Jitter Cleaner，采用 LMK04808 評估板默認的配置，TLK10002 CDR 輸出 122.88MHz 信號作為 LMK04808 參考輸入，LMK04808 輸出的 122.88MHz LVPECL 信號作為 TLK10002 低速側鎖相環(huán)的參考時(shí)鐘；TLK10002 配置成 9.8304Gbps PRBS 測試模式，發(fā)射通道采用默認的設置；高速示波器用于觀(guān)測 TLK10002 發(fā)射通道輸出 9.8304Gbps 高速串行信號。

　　在 A、B、C、D 四個(gè)測試點(diǎn)，我們將分別測試 TLK10002 串行輸入信號眼圖、TLK10002 恢復時(shí)鐘信號相噪、LMK04808 輸出信號相噪以及 TLK10002 發(fā)射機輸出眼圖。

　　圖 5 TLK10002 雙時(shí)鐘系統方案測試設置

　　3.2 實(shí)測結果

　　TLK10002 串行輸入信號眼圖如圖 6 所示，它的隨機抖動(dòng)（Rj）為 2.98ps，確定抖動(dòng)（Dj）為4.23ps，總的抖動(dòng)（Tj）為 44.98ps，通常，這種類(lèi)型的寬帶隨機抖動(dòng)是很難通過(guò)均衡來(lái)消除的。

　　TLK10002 恢復時(shí)鐘輸出相噪曲線(xiàn)如圖 7 所示，采用圖 6 所示的輸入信號，TLK10002 的恢復時(shí)鐘 RMS 抖動(dòng)為 3.98ps（1KHz~20MHz）。

　　LMK04808 輸出相噪如圖 8 所示，可以看到在通過(guò) Jitter Cleaner（LMK04808）之后，由于LMK04808 的強勁抖動(dòng)消除能力，其輸出 RMS 抖動(dòng)僅為 121fs（1KHz~20MHz）。

　　TLK10002 發(fā)射通道輸出眼圖如圖 9 所示，其隨機抖動(dòng)（Rj）為 1.02ps，確定抖動(dòng)（Dj）為5.79ps，總的抖動(dòng)（Tj）僅為 19.6ps，眼圖清晰。