多隊列FIFO——支持網(wǎng)絡(luò )QoS的重要芯片

摘要：在IP網(wǎng)絡(luò )中支持QoS是近年來(lái)研究的熱點(diǎn)，而IDT公司推出的新型存儲器件——多隊列FIFO能夠支持QoS的應用。因其具有單器件下支持可配置的多個(gè)隊列，并具有可級聯(lián)使用的高度靈活性，該器件在支持數據區分緩存和處理中有著(zhù)良好的應用前景。介紹了多隊列團FIFO的主要特點(diǎn)，給出了FPGA控制方法及其在路由器中支持QoS調度的應用。

支持IP網(wǎng)絡(luò )中的QoS(服務(wù)質(zhì)量)，除了對相關(guān)網(wǎng)絡(luò )協(xié)議開(kāi)發(fā)和完善外，也需要路由器內部能夠對不同類(lèi)型分組或數據流提供有區分的服務(wù)。多隊列FIFO是IDT公司于2002年率先推出的業(yè)界新型存儲器件，能夠有效地支持QoS的高速實(shí)現。該芯片是為改善網(wǎng)絡(luò )服務(wù)質(zhì)量和其它需要對隊列數據重新排序的應用而設計的，它既支持靈活的數據區分應用，又避免了復雜的片外控制邏輯。本文介紹該器件的基本特性和FPGA控制方法，并給出該存儲器在路由器中支持QoS調度的應用。

1 多隊列FIFO介紹

該器件配備有嵌入式FIFO存儲器核心和高速隊列邏輯，具有很高的數據傳輸帶寬和靈活的可配置性。該器件單芯片最高支持7．2Gbps持續傳輸速率和最多支持32個(gè)子隊列，器件級聯(lián)最多支持256個(gè)子隊列。只需一個(gè)FIFO即可緩存多種數據流，有助于用戶(hù)選擇不同的隊列執行獨立的讀寫(xiě)功能。

多隊列FIFO不僅提供諸如數據緩存、隊列滿(mǎn)空狀態(tài)指示、寫(xiě)／讀時(shí)鐘獨立和寫(xiě)／讀總線(xiàn)匹配等傳統的FIFO功能，而且支持整包操作模式(Packet Mode)和數據區分排隊，從而消除了以前用昂貴復雜的操作邏輯來(lái)實(shí)現類(lèi)似功能。多隊列FIFO的示意圖如圖1所示。

由圖能直觀(guān)地看出，多隊列FIFO是在一個(gè)物理器件內提供可區分的多個(gè)邏輯子隊列的存儲器?？蓞^分是指各子隊列可以獨立寫(xiě)／讀，且各子隊列有獨立的狀態(tài)指示。

2 多隊列FIFO的FPGA控制

FPGA對多隊列FIFO的控制體現在三個(gè)方面：配置、寫(xiě)操作和讀操作，如圖2所示。

2．1 多隊列FIFO的配置

新款I(lǐng)DT多隊列流量控制器件向系統設計人員提供了最新的解決方案，使得僅用一個(gè)高度集成器件就能夠進(jìn)行可選擇的多個(gè)可區分的順序數據存取操作。這一靈活的功能可由一系列器件設置選項來(lái)實(shí)現。與以前的單隊列FIFO器件(如IDT 3690)不同的是，多隊列FIFO有相對復雜的可配置性，除寫(xiě)／讀端口總線(xiàn)寬度可由芯片管腳直接設定外，還有相應的兩種配置方式：默認配置和串行配置，其中串行配置又稱(chēng)用戶(hù)自定義配置，是一種新的器件特性。

圖3

多隊列FIFO的可配置項有：(a)器件內邏輯子隊列數量；(b)各子隊列的存儲深度；(c)各子隊列的PAF(幾乎滿(mǎn))偏移值；(d)各子隊列的PAE(幾乎空)偏移值(普通模式下有效，整包模式下轉變?yōu)檎甘綪R)。

用戶(hù)對多隊列FIFO的配置有很大的靈活性。舉例來(lái)說(shuō)，IDT72V51336~IDT72V51356可以配置成1～8個(gè)隊列，每個(gè)隊列的深度設定都是相互獨立的。標志位是用戶(hù)可編程的，且各子隊列獨立。配置可通過(guò)專(zhuān)門(mén)的串行編程口進(jìn)行，如果不需要對器件編程也可以用默認模式。

串行配置是指配置多隊列FIFO的數據是逐比特串行送入器件的。在多隊列FIFO器件內部有存放配置數據的寄存器，這些寄存器以18位為一基本單位。設Q為器件配置的子隊列數，Qmax為該器件所支持的最大子隊列數，則器件內有(Qmax&TImes;4+1)個(gè)寄存器。單器件配置所需的比特數據量Sum為：18+Qx72+1。最后一比特為配置結束指示，假如設計中Q=8，則Sum=19+8x72=595比特。配置數據具體設置依據可參見(jiàn)IDT文檔AN-303(DSC-5997／2，2003年7月版本)。

串行配置信號時(shí)序(單器件)如圖3所示。

如果是多器件級聯(lián)使用，則器件i的SO和SENO~應分別與器件i+l的SI和SENI~相連，并檢測級聯(lián)尾器件的SENO~以判斷整個(gè)配置是否結束。當用硬件描述語(yǔ)言編寫(xiě)串行配置的程序時(shí)，應當參考如圖4所示的串行配置流程狀態(tài)圖。

圖中的“配置數據”既可以存放在FPGA的片內RAM中，也可以存放在片外存儲器中。由于配置數據量較小，推薦選擇存儲在片內RAM中，因為這樣能夠省掉與片外存儲器的互連。

2．2 寫(xiě)操作

多隊列FIFO使用于隊列地址Wradd／Rdadd區分各個(gè)寫(xiě)／讀子隊列，用鎖定有效信號Waden／Raden的高電平指定新的寫(xiě)／讀子隊列，寫(xiě)／讀使能是Wen／Ren。

多隊列FIFO寫(xiě)操作相比寫(xiě)隊列地址的切換存在延后效應，即寫(xiě)總線(xiàn)上的數據送入新的子隊列是發(fā)生在鎖定新子隊列地址后的第二個(gè)寫(xiě)時(shí)鐘周期。如果能夠利用此時(shí)序特征，提前兩個(gè)周期鎖定新的子隊列地址，則可以做到100％使用寫(xiě)總線(xiàn)周期。

當子隊列滿(mǎn)指示FF有效時(shí)，新的數據無(wú)法寫(xiě)入該隊列，會(huì )發(fā)生數據丟失。一般為了避免這種情況，都要配置好PAF偏移值，在看到PAFn~拉低有效后，停止寫(xiě)入操作。圖5給出不間斷寫(xiě)操作時(shí)序圖。

圖5

2．3 讀操作

與寫(xiě)操作類(lèi)似的讀操作也存在相對讀隊列地址的延后效應，即在新隊列地址鎖定后的第三個(gè)讀時(shí)鐘周期，讀總線(xiàn)上呈現的數據轉變?yōu)樾伦雨犃袃鹊臄祿?。所以若能夠提前三個(gè)周期鎖定新隊列，則可以做到100％讀總線(xiàn)利用率。

當選定隊列狀態(tài)為空時(shí)，讀端口上呈現全高電平。配置好PAE偏移值后，通過(guò)查看PAEn～便可以得知隊列的空或非空狀態(tài)，并提前做好讀或切換新隊列的動(dòng)作。圖6給出不間斷讀操作時(shí)序圖。

圖6

3 多隊列FIFO的應用

多隊列FIFO可滿(mǎn)足設備實(shí)現服務(wù)質(zhì)量、信息包優(yōu)先級和多數據流匯集／分開(kāi)的要求。例如，根據信息包客戶(hù)定制優(yōu)先次序，進(jìn)入系統的數據可被分配到多個(gè)隊列之一，每個(gè)隊列都代表不同的服務(wù)等級。處理器根據一定的運算法則首先處理優(yōu)先級高的信息包，以確保整個(gè)網(wǎng)絡(luò )的服務(wù)水平。筆者就使用了多隊列FIFO在骨干路由器交換網(wǎng)絡(luò )中實(shí)現了多優(yōu)先級調度，具體例子如圖7所示。

劃分服務(wù)等級通常依據分組的類(lèi)型，對延遲敏感型分組給予高優(yōu)先級。區別于傳統的先到先服務(wù)(FCFS)，有區分的服務(wù)可以提供一定的網(wǎng)絡(luò )服務(wù)質(zhì)量，圖8是一個(gè)具體的例子。如果不應用多隊列FIFO，勢必要使用SRAM模擬多隊列，不得不增加許多復雜的控制邏輯，消耗處理器的資源；或者是采用多個(gè)獨立的存儲器件對不同類(lèi)型分組進(jìn)行排隊，既增加了實(shí)際制板(PCB)的難度，而且可擴展性差。

另外，在不斷電連續運行的情況下，FPGA可控制在不同時(shí)段改變多隊列FIFO配置，以適應不同的應用需要。比如，要適配不同類(lèi)型數據，暫存時(shí)可將其串行配置成相應多個(gè)子隊列；而只做同一類(lèi)型數據緩有時(shí)可以將其配置成單隊列使用。故多隊列FIFO應用靈活性高，前景好。