總功耗低于5 mW的12位1 MSPS SAR ADC
加入技術(shù)交流群
電路功能與優(yōu)勢
圖1中的電路是超低功耗數據采集系統，使用了 AD7091R 12位、1 MSPS SAR ADC和 AD8031 運算放大器驅動(dòng)器，電路的總功耗低于5 mW，采用3 V單電源供電。
所選器件的低功耗和小封裝尺寸使得這種組合成為業(yè)界領(lǐng)先的便攜式電池供電系統解決方案，在這種系統中功耗、成本和尺寸極為關(guān)鍵。
當VDD引腳為3 V時(shí)， AD7091R的電源電流典型值僅為350μA，遠低于目前市場(chǎng)上的任何ADC競爭產(chǎn)品。這意味著(zhù)典型功耗約為1 mW。
AD8031僅需800μA的電源電流，電源電壓為3 V時(shí)的典型功耗為2.4 mW，在10 kHz模擬輸入信號下以1 MSPS的速率進(jìn)行采樣時(shí)，系統總功耗低于5 mW。
圖1. 集成驅動(dòng)器的12位、1 MSPS低功耗ADC
 |
圖1. 集成驅動(dòng)器的12位、1 MSPS低功耗ADC |
電路描述
針對模擬信號，大多數SAR ADC需要合適的輸入緩沖器以獲得最佳性能。當內部采樣保持開(kāi)關(guān)從保持切換到采樣時(shí)，緩沖器可將信號源與ADC輸入產(chǎn)生的瞬變相互隔離。驅動(dòng)ADC的緩沖器必須從該瞬變中恢復，并在A(yíng)DC采集時(shí)間之內建立至所需精度。這在信號源具有高阻抗，并且低失真和高信噪比極為關(guān)鍵的應用中尤為重要。因此，選擇合適的緩沖器運算放大器便成為該設計中極為重要的一個(gè)環(huán)節。
AD7091R是一款12位、快速、超低功耗、單電源供電ADC，集成2.5 V內部基準電壓源。該器件可采用2.7V至5.25V電源供電。AD7091R的吞吐速率可達1MSPS。當輸入信號為10kHz、采樣速率為1MSPS時(shí)，該器件的總功耗約為2.3 mW。
在無(wú)需1MSPS采樣頻率的應用中，這一數字將下降，因為AD7091R的功耗與吞吐速率成正比，如表1所示。
可通過(guò)降低轉換器的吞吐速率而進(jìn)一步降低功耗。表1顯示當電源為3 V且器件工作在普通模式下，AD7091R的典型功耗與吞吐速率的關(guān)系。
表1表示激活關(guān)斷模式后可減少的功耗。當 AD7091R工作在較低的吞吐速率時(shí)，關(guān)斷模式對于大幅度降低電源需求極為有效。
AD7091R采用小型3 mm×2 mm、10引腳LFCSP或3 mm ×5 mm、10引腳MSOP封裝。兩款封裝與同類(lèi)競爭解決方案相比，大幅度節省了空間。
AD8031是一款低功耗軌到軌輸入/輸出運算放大器，是非常適合 AD7091R的驅動(dòng)放大器。 AD8031采用2.7V至1 V電源供電，支持通過(guò)一個(gè)供電軌驅動(dòng)兩個(gè)IC。AD8031帶寬為80MHz，壓擺率為30V/μs，達到0.1%精度的建立時(shí)間為125 ns。
當采用單電源工作時(shí)，AD8031的輸出可達負供電軌的20mV以?xún)?。若需?V輸入下的線(xiàn)性度，則AD8031需要一個(gè)額外的負電源(參考指南MT-035)。
圖1顯示了簡(jiǎn)化電路圖。使用100 nF和10μF陶瓷電容可對IC電源引腳實(shí)現良好的接地去耦。將這些電容放置于盡可能靠近兩個(gè)IC的電源引腳的位置。
切記，該ADC的模擬輸入信號不能超過(guò)供電軌300 mV以上。如果信號超過(guò)此電平，內部ESD保護二極管將呈正偏，并開(kāi)始向基板內傳導電流。二極管的最大導通電流為10 mA，該電流以下不會(huì )導致不可恢復的器件損壞?？赏ㄟ^(guò)在VIN和 AD7091R的電源供電軌之間連接一對肖特基二極管達到保護的作用，如 指南MT-036中所描述。
AD7091R集成了一個(gè)內部2.5 V基準電壓。針對REFIN/REFOUT引腳的良好去耦可達到指定的性能。REFIN/REFOUT電容的典型值為2.2μF。注意可通過(guò)外部加載內部基準電壓。若使用了外部基準電壓，則該電壓范圍必須為2.7V至VDD，并且必須連接REFIN/REFOUT引腳。調節器旁路(REGCAP)去耦電容的典型值為1μF。
施加于VDRIVE輸入的電壓控制串行接口的邏輯電平電壓。將該引腳連接至邏輯系列的電源電壓，該電源電壓與AD7091R數字輸出相連?？蓪DRIVE設為1.8 V至VDD范圍內的值。VDRIVE去耦電容的典型值為100nF，與10μF并聯(lián)。若需忙碌指示功能，可在VDRIVE和SDO引腳之間連接一個(gè)100kΩ的上拉電阻。
用于緩沖AD7091R模擬輸入的AD8031被配置成一個(gè)單位增益緩沖器。在運算放大器的輸出級后面連接一個(gè)單極點(diǎn)RC濾波器，以降低帶外噪聲。RC濾波器的截止頻率設為660kHz。然而，根據系統吞吐速率的要求，該參數可能有所不同。對于A(yíng)D7091R未工作在最大吞吐速率下的系統，可降低濾波器的截止頻率。取決于模擬信號的輸入幅度和失調，可將AD8031運算放大器配置成提供增益、衰減和電平轉換，以匹配ADC模擬輸入范圍的輸入信號擺幅。
表1. AD7091R在3 V、普通模式下的典型功耗與吞吐速率的關(guān)系
| 模式 | IDD | IDRIVE | IAMP (μA) | 總電流 (μA) | 總功耗 (mW) |
|---|---|---|---|---|---|
| 關(guān)斷 | 550 nA | 36 nA | 766 | 767 | 2.3 |
| 靜態(tài)(上電、輸入接地、無(wú)時(shí)鐘) | 21 μA | 81 nA | 766 | 787 | 2.4 |
| 工作(上電、10 kHz輸入、1 MSPS采樣) | 368 μA | 406 μA | 766 | 1540 | 4.6 |
| 工作(上電、輸入接地、1 MSPS采樣) | 344 μA | 35 μA | 766 | 1145 | 3.4 |
| 工作(上電、輸入接地、1 kSPS采樣) | 57.8 μA | 18.9 μA | 766 | 843 | 2.5 |
注意，采樣時(shí)轉換開(kāi)始脈沖寬度 = 20 ns，VDD =VDRIVE = 3 V.
圖2和圖3表示電路的積分非線(xiàn)性(INL)和微分非線(xiàn)性(DNL)曲線(xiàn)。注意INL和DNL低于±1 LSB。
圖2. 采樣速率為1 MSPS時(shí)的INL
 |
圖2. 采樣速率為1 MSPS時(shí)的INL |
圖3. 采樣速率為1 MSPS時(shí)的DNL
 |
圖3. 采樣速率為1 MSPS時(shí)的DNL |
圖4表示針對8192個(gè)樣本計算的FFT數據；采樣速率為1MSPS，模擬輸入頻率為10 kHz。SNR為70.44 dBFS。
圖4. 系統的FFT，輸入=10 kHz，采樣頻率=1 MSPS
 |
圖4. 系統的FFT，輸入=10 kHz，采樣頻率=1 MSPS |
該電路必須構建在具有較大面積接地層的多層印刷電路板(PCB)上。為實(shí)現最佳性能，必須采用適當的布局、接地和去耦技術(shù)(請參考 指南MT-031、 指南MT-101以及 CN-0247 設計支持包中展示 AD7091R評估板布局)。
根據應用和傳感器的具體要求，可以更改AD7091R和AD8031周?chē)钠骷?。例如，可配置緩沖器以提供增益和失調，并且RC濾波器的截止頻率可根據采樣頻率和輸入頻率而變化。
有關(guān)完整的文檔包，包括原理圖、電路板布局以及物料清單(BOM)， 請參考http://www.analog.com/CN0247-DesignSupport
電路評估與測試
為了評估和測試 AD7091R與本電路筆記所述電路，我們開(kāi)發(fā)了評估板 EVAL-AD7091RSDZ。有關(guān)詳細的原理圖和用戶(hù)指南，請參考 EVAL-AD7091RSDZ 文檔。圖5顯示測試設置的功能框圖。
設備要求
為測試該電路，需要如下設備：
- EVAL-AD7091RSDZ 評估板(包括軟件和9 V直流壁式電源適配器)
- EVAL-SDP-CB1Z 系統演示平臺電路板
- 一個(gè)低失真信號發(fā)生器，如Agilent 81150A或Audio Precision System Two 2322
- 帶USB 2.0端口的PC，運行Windows? XP、Windows Vista或Windows 7(32位或64位)
- 電源：9 V直流壁式電源適配器(包括在評估板中，外部3 V / 50 mA直流電源
設置
連接任何硬件之前，確保 EVAL- AD7091RSDZ 評估板上的連接位置如下：
- LK1：位置A(選擇 AD8031 作為輸入緩沖器)
- LK2：位置A(輸入J5連接至輸入緩沖器)
- LK5：位置A(使能外部VDRIVE 源)
- LK6：位置B(使能外部 VDD 源)
之后，根據評估板文檔中所述連接硬件并安裝軟件。
測試請參考評估板文檔，查看如何運行本電路筆記中所述各種測試的完整描述。
圖5. 測試設置功能框圖
 |
圖5. 測試設置功能框圖 |
電子管相關(guān)文章:電子管原理
評論