基于FPGA的FIR數字濾波器設計方案(一)
根據FIR數字濾波器的原理,在Simulink環(huán)境下搭建16階的FIR數字濾波器結構,如圖3所示。
在模型的搭建過(guò)程中,使用了兩個(gè)8位的Shift Taps移位寄存器模塊對輸入信號進(jìn)行分解,然后根據數字濾波器的原理進(jìn)行算法計算。
EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 基于FPGA的FIR數字濾波器設計方案(一)
根據FIR數字濾波器的原理,在Simulink環(huán)境下搭建16階的FIR數字濾波器結構,如圖3所示。
在模型的搭建過(guò)程中,使用了兩個(gè)8位的Shift Taps移位寄存器模塊對輸入信號進(jìn)行分解,然后根據數字濾波器的原理進(jìn)行算法計算。
評論