ARM11 s3c6410系列教程之一：時(shí)鐘
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
S3C6410的作為ARM11處理器的一種常見(jiàn)型號，與ARM公司和三星公司對MCU的貢獻分不開(kāi)。閑話(huà)少說(shuō)，現在我們來(lái)揭開(kāi)該處理器的時(shí)鐘控制。
本文引用地址：http://dyxdggzs.com/article/203122.htm對于一個(gè)MCU來(lái)說(shuō)，系統時(shí)鐘的重要性不言而喻。在該處理器的數據手冊中我們可以看到這樣的介紹：ARM1176JZF-S core clock rate maximum is 533MHz@1.1 V, 667MHz@1.2V (VDDarm)，說(shuō)明該處理器最高可以達到667MHz。還有更振奮人心的消息：The clock generator consists of three PLLs (Phase Locked Loop) which generate high frequency clock signals up to 1.6GHz，在如此高的時(shí)鐘頻率工作下，處理器的工作能力得到了大大提高。
我們來(lái)看下友善板子的原理圖：
在該原理圖中我們看到提供給S3C6410的時(shí)鐘為12MHz。這不禁讓我們感到迷惑，為什么在如此低的時(shí)鐘頻率下可以實(shí)現達到500MHz-600MHz的時(shí)鐘頻率呢?這就是ARM處理器的一個(gè)魅力也是讓人不容易理解的地方。其實(shí)這是由于該處理器擁有一個(gè)相位鎖存器PLL(phase locked loop)。在S3C6410中有三個(gè)PLL，一個(gè)用于設置ARMCLK，一個(gè)用于HCLK和 PCLK，一個(gè)用于外圍設備的時(shí)鐘設置。ARMCLK用于給ARM核提供時(shí)鐘, HCLK用于A(yíng)XI/AHB總線(xiàn), PCLK用于 APB 總線(xiàn)。
S3C6410的時(shí)鐘控制器可以產(chǎn)生系統需要的各種時(shí)鐘信號，如下圖所示：
在上圖的時(shí)鐘描述圖中，0通道表示系統默認打開(kāi)，1通道表示系統默認關(guān)閉 。當設定相應寄存器后，打開(kāi)1通道，同時(shí)關(guān)閉0通道。從上圖中可以看出，假如使能XTIpll ，時(shí)鐘通過(guò)0通道經(jīng)過(guò)FINapll利用MUXapll后到達DIVapll后，經(jīng)過(guò)分頻，將12MHz的時(shí)鐘頻率提供給ARMCLK，使ARM核工作在12MHz的時(shí)鐘頻率下。如果我們通過(guò)配置APLL可以使系統工作在更高的頻率。我這個(gè)板子是1.1v的核心電壓，所以時(shí)鐘頻率只能達到533MHz,若過(guò)高，就像電腦的超頻一樣，會(huì )產(chǎn)生讓人后悔的結果。我們來(lái)分析下APLL如何配置，時(shí)系統時(shí)鐘達到我們需要的523頻率。
評論