ARM11 s3c6410系列教程之一：時(shí)鐘

　　CLK_DIV0寄存器主要用于系統時(shí)鐘的設置，寄存器意義如下：

　　APLL、MPLL通過(guò)ARM_RATIO 和MPLL_RATIO寄存器來(lái)設置。通過(guò)設置CLK_DIV0可以實(shí)現各種時(shí)鐘在需要的時(shí)鐘下。

　　具體設置如下：

　　我們確定MDIV為266，PDIV為3，SDIV為1，則FOUT=266*12/(3*21)=532MHz, 這樣就可以完成我們的高頻率工作了。APLL_CON寄存器各位意義如下：

　　我們確定MDIV為266，PDIV為3，SDIV為1，則FOUT=266*12/(3*21)=532MHz,

　　這樣就可以完成我們的高頻率工作了。具體設置如下：

　　下面來(lái)看下系統如何達到你想需要的時(shí)鐘頻率：

　　當系統供電后，復位開(kāi)關(guān)為低時(shí)，XTIpll開(kāi)始起振在12MHz，當復位開(kāi)關(guān)為高時(shí)，系統時(shí)鐘開(kāi)始開(kāi)始工作在12MHz，這時(shí)通過(guò)設置PLL LOCK時(shí)間，在這段時(shí)間內，VCO可以使系統的時(shí)鐘達到我們需要的532MHz，通過(guò)設置時(shí)鐘源選擇控制器低三位為1來(lái)使用532MHz的時(shí)鐘，這時(shí)，系統就達到了532MHz了。其余的時(shí)鐘設置也如此。