一種機載TM總線(xiàn)接口設計
加入技術(shù)交流群
POWERUP2_00為上電后或復位后的狀態(tài)；XFERl6_1X～XFER00_1X為數據傳送狀態(tài)；WAIT_00為出錯狀態(tài)，該狀態(tài)結束的條件是MCTL與MMD發(fā)生傳輸沖突消失且消息傳送結束；在PAUSE_01狀態(tài)下插入等待；EOM_00為消息傳送的起始和結束狀態(tài)。主／從兩個(gè)狀態(tài)機合為一個(gè)狀態(tài)機后，MCS和主權控制狀態(tài)機控制作何種狀態(tài)機運行[M1，M2，M3]控制主狀態(tài)機的狀態(tài)轉換，從狀態(tài)機的狀態(tài)轉換由MCTL和MMD控制。
2.4 USB接口設計
USB接口芯片采用了ISP1581。ISP1581是Phil-lps 公司提 不應求的高速USB接口芯片，符合USB2．0規范。它的內部集成了數據收發(fā)器、串行接口引擎(SIE)、并行接口引擎(PIE)、FIFO存儲器(8 KB)、存儲管理單元(MMU)、微控制器接口和DMA(直接內存訪(fǎng)問(wèn))管理器。外部電路接口簡(jiǎn)單，因ISP1581內部不帶有微控制器，需外接。本文的微控制器采用AT89C52單片機。USB硬件模塊主要包括ISP1581，AT89C52，總體框架結構如圖5所示。本文引用地址：http://dyxdggzs.com/article/202554.htm
ISP1581通過(guò)16位數據總線(xiàn)與FPGA相連，AT89C52負責控制數據的DMA傳輸。ISP1581與微控制器的通信通過(guò)一個(gè)高速(15 MB／s或15 Mword／s)的通用并行接口A(yíng)D[7:O]實(shí)現，并具有高速DMA接口。
2．4．1 USB接收數據模塊實(shí)現
本文采用的USB器件是帶有DMA控制器的ISP1581，為了簡(jiǎn)化電路，采用ISP1581的DMA主控制器方式。如圖6所示，當FPGA的FIFO滿(mǎn)標志為1時(shí)，單片機給ISP1581發(fā)送請求有效信號、寫(xiě)信號和寫(xiě)周期信號，給FIFO發(fā)送讀請求信號和讀周期信號，當讀出的數據達到預定的數目時(shí)，單片機把ISP1581請求信號設置為無(wú)效，等待下一組存儲數據。
2．4．2 讀數據和并／串轉換
單片機把接收的控制信號通過(guò)DMA傳輸通道把數據傳到FIFO中，其DMA傳輸過(guò)程和圖6相似，只要把DIOW改成DIOR，把rdreq改成wreq就可以了，然后通過(guò)FPGA的內部邏輯取出16位并行數據進(jìn)行并／串轉換。
3 系統軟件設計
3．1 USB固件(Firmware)程序開(kāi)發(fā)
固件其實(shí)就是單片機的程序文件，主要完成設備初始化、USB協(xié)議標準請求處理以及其他應用程序。一般來(lái)說(shuō)，固件程序的軟件結構可設計為基于中斷的分層結構，如圖7所示。
在固件程序中，后臺的中斷服務(wù)例程(ISR)負責從ISP1581收集數據，當ISR收集到了足夠的數據時(shí)，通知前臺主程序循環(huán)數據已經(jīng)準備好，由主程序循環(huán)進(jìn)行數據的處理。以的批量傳輸端點(diǎn)為例，當從主機收到一個(gè)數據包，就會(huì )向為控制器產(chǎn)生一個(gè)中斷請求，微控制器立即響應中斷。在中斷服務(wù)例程中，固件程序將數據包從內部數據緩沖區轉移到循環(huán)數據緩沖區，然后將數據緩沖區清零以使該端點(diǎn)可以接收新的數據包，這時(shí)微控制器可以繼續執行當前更為緊急或者還未處理完的任務(wù)，例如讀取采集數據，然后返回到主循環(huán)中檢查循環(huán)緩沖區是否有新的數據，并進(jìn)行處理。
3．2 USB設備驅動(dòng)程序開(kāi)發(fā)
驅動(dòng)程序的基本功能是建立應用程序與USB接口之間的數據通訊。本設計采用Driver Works開(kāi)發(fā)USB驅動(dòng)程序。
評論