防止3D集成電路過(guò)熱，有了新辦法

麻省理工學(xué)院林肯實(shí)驗室開(kāi)發(fā)了一款專(zhuān)用芯片，用于測試和驗證封裝芯片堆棧的冷卻解決方案。

隨著(zhù)對更強大、更高效的微電子系統的需求不斷增長(cháng)，業(yè)界正轉向 3D 集成——將芯片堆疊在一起。這種垂直分層的架構可以將高性能處理器（例如用于人工智能的處理器）與其他用于通信或成像的高度專(zhuān)業(yè)化的芯片緊密封裝在一起。但世界各地的技術(shù)人員都面臨著(zhù)一個(gè)重大挑戰：如何防止這些堆疊芯片過(guò)熱。

現在，麻省理工學(xué)院林肯實(shí)驗室開(kāi)發(fā)了一款專(zhuān)用芯片，用于測試和驗證封裝芯片堆棧的冷卻解決方案。該芯片能夠消耗極高的功率，模擬高性能邏輯芯片，通過(guò)硅層和局部熱點(diǎn)產(chǎn)生熱量。然后，當冷卻技術(shù)應用于封裝芯片堆棧時(shí)，該芯片會(huì )測量溫度變化。當芯片被嵌入芯片堆棧中時(shí)，研究人員可以研究熱量如何在堆棧層中移動(dòng)，并對保持芯片冷卻的進(jìn)展進(jìn)行基準測試。

「如果你只有一塊芯片，你可以從上方或下方進(jìn)行冷卻。但如果你開(kāi)始將多個(gè)芯片堆疊在一起，熱量就無(wú)處散發(fā)了。目前還沒(méi)有冷卻方法可以讓業(yè)界堆疊多個(gè)如此高性能的芯片，」Chenson Chen 說(shuō)道，他與 Ryan Keech 共同領(lǐng)導了該芯片的開(kāi)發(fā)，兩人都來(lái)自該實(shí)驗室的先進(jìn)材料和微系統組。

該基準芯片目前正由波音公司和通用汽車(chē)共同擁有的研發(fā)公司 HRL 實(shí)驗室使用，用于開(kāi)發(fā)用于 3D 異質(zhì)集成（3DHI）系統的冷卻系統。異質(zhì)集成是指將硅芯片與非硅芯片（例如射頻（RF）系統中使用的 III-V 族半導體）堆疊在一起。

「射頻元件會(huì )變得非常熱，并且在非常高的功率下運行——這給 3D 集成增加了額外的復雜性，這就是為什么如此需要這種測試能力，」Keech 說(shuō)。

美國國防高級研究計劃局 (DARPA) 資助了該實(shí)驗室開(kāi)發(fā)基準測試芯片，以支持 HRL 項目。所有這些研究都源自 DARPA 的「用于 3D 異構集成的微型集成熱管理系統 (Minitherms3D )」項目。

對于國防部而言，3DHI 為關(guān)鍵系統開(kāi)辟了新的機遇。例如，3DHI 可以擴大雷達和通信系統的探測范圍，使先進(jìn)傳感器能夠集成到無(wú)人駕駛飛機等小型平臺上，或者允許人工智能數據直接在現場(chǎng)系統（而非遠程數據中心）中進(jìn)行處理。

該測試芯片是由該實(shí)驗室的電路設計師、電氣測試專(zhuān)家和微電子實(shí)驗室的技術(shù)人員合作開(kāi)發(fā)的。

該芯片具有兩個(gè)功能：產(chǎn)生熱量和感測溫度。為了產(chǎn)生熱量，該團隊設計了能夠在極高功率密度下運行的電路，功率密度達到千瓦/平方厘米，與當前及未來(lái)高性能芯片的預計功率需求相當。他們還復制了這些芯片中的電路布局，使測試芯片可以作為替代品。

「我們調整了現有的硅技術(shù)，主要用來(lái)設計芯片級加熱器，」陳教授說(shuō)道。他為該項目帶來(lái)了多年的復雜集成和芯片設計經(jīng)驗。21 世紀初，他幫助實(shí)驗室率先制造了雙層和三層集成電路，引領(lǐng)了 3D 集成的早期發(fā)展。

芯片的加熱器模擬了堆棧內的背景熱量水平和局部熱點(diǎn)。熱點(diǎn)通常出現在芯片堆棧最隱蔽、最難以觸及的區域，這使得 3D 芯片開(kāi)發(fā)人員難以評估冷卻方案（例如輸送冷液的微通道）是否能夠到達這些位置，并且是否足夠有效。

這就是溫度傳感元件的作用所在。芯片上分布著(zhù)「微型溫度計」，當使用冷卻劑時(shí)，這些元件可以讀出芯片上多個(gè)位置的溫度。

這些溫度計實(shí)際上是二極管，或者說(shuō)是開(kāi)關(guān)，當施加電壓時(shí)，電流會(huì )流過(guò)電路。隨著(zhù)二極管升溫，電流電壓比會(huì )發(fā)生變化?！肝覀兛梢詸z查二極管的性能，例如知道溫度是 200 攝氏度、100 攝氏度還是 50 攝氏度，」Keech 說(shuō)?！肝覀儎?chuàng )造性地思考了設備過(guò)熱失效的原因，然后利用這些特性設計出實(shí)用的測量工具?！?/p>

Chen 和 Keech，以及實(shí)驗室其他設計、制造和電氣測試專(zhuān)家，目前正與 HRL 實(shí)驗室的研究人員合作，將芯片與新型冷卻技術(shù)相結合，并將這些技術(shù)集成到 3DHI 堆棧中，以增強射頻信號功率。HRL 聯(lián)合首席研究員 Christopher Roper 在最近宣布該項目的新聞稿中表示：「我們需要冷卻相當于 190 多個(gè)筆記本電腦 CPU（中央處理器）的熱量，但尺寸要與單個(gè) CPU 封裝相同?！?/p>

Keech 表示，快速交付芯片的時(shí)間表是通過(guò)芯片設計、制造、測試和 3D 異構集成等各個(gè)階段的團隊合作克服的挑戰。

他說(shuō)：「堆疊架構被認為是微電子技術(shù)的下一個(gè)前沿。我們希望幫助美國政府找到有效整合這些架構的方法，并讓這些芯片發(fā)揮出最高的性能?！?/p>

實(shí)驗室團隊在 3 月 17 日至 20 日舉行的年度政府微電路應用和關(guān)鍵技術(shù)會(huì )議（GOMACTech）上展示了這項工作。