基于USB和FPGA的隨機數發(fā)生器驗證平臺

摘要：為了方便基于FPGA實(shí)現的隨機數發(fā)生器的驗證與演示，以CycloneII FPGA芯片EP2C20Q240C8N為核心，設計實(shí)現了隨機數發(fā)生器IP核下載與測試的開(kāi)發(fā)驗證平臺，并詳細闡述了各模塊的設計原理及關(guān)鍵技術(shù)。最后，通過(guò)下載運行隨機數生成系統，對整個(gè)平臺功能進(jìn)行了檢驗。結果表明，各模塊電路工作正常，平臺性能穩定。
關(guān)鍵詞：FPGA；隨機數發(fā)生器；驗證平臺

引言
隨機數發(fā)生器是信息安全領(lǐng)域不可或缺的重要組成部分，廣泛應用于金融、軍事等信息安全保密通信的電子設備中。目前，隨著(zhù)對RNG體積、功耗、接口方式等要求的提高，設計集成化芯片或IP核形式的隨機數發(fā)生器成為一種必然。為此，基于純數字電路實(shí)現的隨機數發(fā)生器已成為研究的熱點(diǎn)，而FPGA可編程邏輯芯片為此類(lèi)隨機數發(fā)生器的研究提供了良好的開(kāi)發(fā)環(huán)境。
為方便隨機數發(fā)生器IP核的下載、運行及測試，同時(shí)保證產(chǎn)生的隨機數能夠快速地傳送給主機進(jìn)行隨機性檢測，本文以FPGA芯片為核心，以USB接口為通信接口，設計實(shí)現了一個(gè)隨機數發(fā)生器的驗證平臺。該平臺結構簡(jiǎn)單，功能完善，對于其他特殊應用的驗證平臺搭建也具有指導意義。

1 系統硬件結構及工作原理
隨機數發(fā)生器驗證平臺主要由CycloneII FPGA芯片EP2C20Q240C8N、與主機進(jìn)行通信的USB收發(fā)器電路、下載配置芯片EPCS4、頻率為48 MHz的時(shí)鐘源芯片、外部存儲器(Flash)、兩個(gè)電壓轉換電路、復位電路和其他電路組成，如圖1所示。

在每次實(shí)驗演示時(shí)，將該芯片通過(guò)USB口與PC機相連，由主機為平臺提供5 V電源，當與主機連通后系統上電，復位電路進(jìn)行工作，對整個(gè)系統進(jìn)行復位。以QuartusII 7．2為開(kāi)發(fā)環(huán)境，采用ByterBlsterII下載電纜，通過(guò)JTAG下載口或以AS下載方式，通過(guò)配置芯片EPCS4將隨機數發(fā)生器系統下載到實(shí)驗平臺中，最終通過(guò)USB口連接主機與平臺進(jìn)行信息交互。由主機向系統發(fā)送命令，在系統控制下，產(chǎn)生的隨機數通過(guò)USB收發(fā)器傳送給主機，主機接收數據后進(jìn)行隨機性的各項檢測。

2 核心器件和關(guān)鍵技術(shù)
2．1 FPGA芯片EP2C20Q240C8N
EP2C20Q240C8N芯片是A1tera CyeloneII系列產(chǎn)品中的一員，它采用TSMC1．2 V、90 nm和低電介絕緣工藝技術(shù)，由12英寸(300 mm)晶圓制成，具有潛在速度方面的極大優(yōu)勢。