基于USB和FPGA的隨機數發(fā)生器驗證平臺

3．7 其他電路
為保證系統中各個(gè)芯片能夠正常工作，本設計在各電壓源都并聯(lián)有0．1μF的退耦電容，并將這些電容擺放在芯片的周?chē)?，濾除高頻雜波。

4 測試與驗證
各模塊電路設計完成后，經(jīng)Altium Designer09仿真驗證，完成了相應的PCB版圖設計，并最終進(jìn)行電路版圖的印刷和元器件焊接，實(shí)現了整個(gè)驗證平臺。
為檢驗平臺工作的正確性，本文對參考文獻中的隨機數發(fā)生器利用VHDL語(yǔ)言進(jìn)行了實(shí)現，并在輸出模塊中增加了一個(gè)32位的移位寄存器，每產(chǎn)生32位隨機數進(jìn)行一次輸出。最后，將該隨機數發(fā)生器及參考文獻中所設計的USB控制器與參考文獻中所提供的OC8051 IP核進(jìn)行掛載連接，其掛接原理圖如圖6所示。

掛接完成后，利用QuartusII軟件，將整個(gè)系統以AS下載方式，通過(guò)配置芯片EPCS4下載到FPGA板中。由OC8051 IP核控制隨機數發(fā)生器模塊進(jìn)行工作，每產(chǎn)生32位隨機數時(shí)，TRNG向OC8051發(fā)送一個(gè)done信號，OC8051接收32位數據，并將其分為4個(gè)8位存于4個(gè)特殊功能寄存器(Sp-ecial Function Register，SFR)中，并通過(guò)指令MOVX借助累加器將32位數據轉移至雙端口RAM中。之后進(jìn)行下一32位隨機數的產(chǎn)生及傳送，直到運行16次后，RAM中所存儲的隨機數為512位時(shí)，OC8051置sent信號有效，USB控制器將512位隨機數封裝成數據包，通過(guò)USB收發(fā)器傳送給主機，傳送完成后向OC8051返回一個(gè)state信號，表明傳送結束。重復上述過(guò)程即可源源不斷地將產(chǎn)生的隨機數傳送給主機，由主機最終完成隨機數檢測，檢測結果表明所接收到的數據滿(mǎn)足隨機數特性。
在隨機數生成系統下載、隨機數生成及隨機數傳送過(guò)程中，整個(gè)平臺工作正常，表明各模塊電路原理及連接的正確性：
①電壓轉換電路連接正確，能為系統提供穩定電壓，同時(shí)表明，退耦電容起到了很好的去噪作用；
②下載電路連接正確，能夠將程序正確下載到FPGA中；
③復位電路工作正常，時(shí)鐘電路能給系統提供穩定的時(shí)鐘；
④USB收發(fā)器電路連接正確，能正常收發(fā)數據。
由此表明，該驗證平臺具有一定的可靠性和穩定性，能為隨機數發(fā)生器提供一個(gè)良好的驗證環(huán)境。

結語(yǔ)
本文結合實(shí)際需求，在充分理解FPGA結構原理和元件特性的基礎上，設計實(shí)現了一個(gè)小型的FPGA開(kāi)發(fā)板。它不僅可以作為隨機數發(fā)生器的驗證平臺，同時(shí)也可為其他基于數字電路實(shí)現的系統提供服務(wù)。本文所設計的開(kāi)發(fā)板結構比較簡(jiǎn)單，故難以滿(mǎn)足大型數字電路開(kāi)發(fā)系統的要求，為此，下一步的工作是擴展功能模塊，設計更多的外圍擴展電路，滿(mǎn)足更高的實(shí)驗需求。