博通推出首個(gè)3.5D F2F封裝技術(shù)，預計2026年生產(chǎn)

自博通(Broadcom)官網(wǎng)獲悉，博通公司宣布推出其3.5D eXtreme Dimension系統級（XDSiP）封裝平臺技術(shù)。這是業(yè)界首個(gè)3.5D F2F封裝技術(shù)，在單一封裝中集成超過(guò)6000mm2的硅芯片和多達12個(gè)HBM內存堆棧，以滿(mǎn)足AI芯片的高效率、低功耗的計算需求。

據介紹，博通的3.5D XDSiP平臺在互聯(lián)密度和功率效率方面較F2B方法實(shí)現了顯著(zhù)提升。這種創(chuàng )新的F2F堆疊方式直接連接頂層金屬層，從而實(shí)現了密集可靠的連接，并最小化電氣干擾，具有極佳的機械強度。博通的3.5D平臺包括用于高效實(shí)現3D芯片堆疊的電源、時(shí)鐘和信號互聯(lián)的IP和專(zhuān)有設計流程。

Broadcom 3.5D XDSiP的關(guān)鍵優(yōu)勢

增強的互聯(lián)密度：在堆疊的芯片之間實(shí)現了比F2B技術(shù)高7倍的信號密度。
更高的功率效率：通過(guò)使用3D HCB而不是平面的芯片間PHY，將芯片間接口的功耗降低了10倍。
降低延遲：在3D堆疊中，最小化了計算、內存和I/O組件之間的延遲。
緊湊的封裝尺寸：使互連器和封裝尺寸更小，從而節省成本并改善封裝翹曲。

博通領(lǐng)先的F2F 3.5D XPU集成了四個(gè)計算芯片、一個(gè)I/O芯片和六個(gè)HBM模塊，利用臺積電先進(jìn)的工藝節點(diǎn)和2.5D CoWoS?封裝技術(shù)。博通基于行業(yè)標準工具的專(zhuān)有設計流程和自動(dòng)化方法學(xué)確保了芯片的首次成功，盡管其極為復雜。3.5D XDSiP已在關(guān)鍵IP塊（包括高速SerDes、HBM內存接口和芯片間互連）上展示了完整的功能和出色的性能。這一成就凸顯了博通在設計和測試復雜3.5D集成電路方面的專(zhuān)業(yè)技能。