PCIe Gen 5 與 Gen 6 的區別

PCIe 6 標準帶來(lái)了一系列更新和新功能，包括數據傳輸速率翻倍以及向 PAM4 信號傳輸方式的轉換。以下內容將幫助你了解 PCIe Gen 5 和 Gen 6 的差異、PCIe Gen 6 的重要性及其新增功能。

什么是 PCI Express？

PCI Express（簡(jiǎn)稱(chēng) PCIe）是一種處理器與外設之間常用的互連技術(shù)，能夠通過(guò)一個(gè)或多個(gè)高速串行鏈路對進(jìn)行高帶寬的數據交換。PCI-SIG 已發(fā)布 PCI Express 6.0 規范，開(kāi)發(fā)人員現在可以基于該規范構建兼容的解決方案。

作者與 PCI-SIG 副總裁 Richard Solomon 進(jìn)行了討論，探討了 PCIe Gen 6 標準與上一代 PCIe Gen 5 之間的區別，包括 PAM4 與非歸零編碼（NRZ）的使用差異。

PCI Express Gen 6 的新功能

PCI Express Gen 6 標準中包含以下新功能：

• 64 GT/s 的原始數據速率

• PAM4（四級脈沖幅度調制）信號傳輸

• 242b/256b 編碼

• 輕量前向糾錯（FEC）和循環(huán)冗余校驗（CRC）

• 基于 FLIT（流量控制單元）的編碼

通過(guò) x16 接口，PCIe Gen 6 可以實(shí)現 256 GB/s 的吞吐量。同時(shí)，PCIe Gen 6 仍保持向后兼容性，這意味著(zhù)它可以兼容所有先前版本。

PAM4 信號傳輸的引入是一個(gè)重要的更新，尤其對未來(lái)版本有很大影響。開(kāi)發(fā) PCIe Gen 6 硅片具有更高的挑戰性，因為先前版本未使用 PAM4。同時(shí)，FEC 和 CRC 支持旨在降低 PAM4 信號傳輸可能引發(fā)的誤碼率。

FLIT 編碼是 PAM4 調制方案的一部分，FEC 和 CRC 協(xié)同工作，使帶寬提升 2 倍成為現實(shí)。FLIT 還要求更新數據包布局，以簡(jiǎn)化處理和硬件設計，并允許在數據包中包含更多功能。

PCI Express Gen 5 的功能

PCI Express 5.0 相比 Gen 4 帶來(lái)了多個(gè)改進(jìn)，包括：

• 32 GT/s 的原始數據速率

• NRZ 信號傳輸

• 128b/130b 編碼

從 PCIe Gen 3 到 Gen 5 都采用了 128b/130b 的 NRZ 編碼，而更早版本使用 8b/10b 編碼。

計算快速鏈路（CXL）與 PCIe 的聯(lián)系

計算快速鏈路（CXL）基于 PCI Express，始于 PCIe Gen 5，由 CXL 聯(lián)盟負責管理，其標準發(fā)布獨立于 PCI-SIG，但依然基于 PCIe 標準。

CXL 附屬內存是 CXL 標準的關(guān)鍵部分。PCIe Gen 6 加上 CXL 的組合將受到超大規模數據中心和數據中心設計者的關(guān)注，因為它可以通過(guò) PCIe 連接擴展可用內存。

PCIe Gen 7 的前景

PCIe Gen 6 標準發(fā)布后，Gen 7 規范的工作也在進(jìn)行中。預計 Gen 7 將再次實(shí)現吞吐量翻倍，同時(shí)保留 Gen 6 的許多功能，包括 PAM4 和 242b/256b 編碼?？赡茉?2025 年推出。

與此同時(shí)，Gen 6 的測試設備已經(jīng)面市，開(kāi)發(fā)者也在推出相應的硬件。向后兼容性意味著(zhù)即使在新平臺上運行，仍會(huì )有很多板卡使用較低速度運行。