生成式AI引爆算力需求 小芯片設計是最佳方案

生成式AI是當前半導體產(chǎn)業(yè)最重要的成長(cháng)驅力，不僅帶動(dòng)先進(jìn)制程持續下探，同時(shí)也刺激新的半導體架構設計加速發(fā)展，其中，小芯片（Chiplet）就是最受期待的一項。本場(chǎng)的東西講座由工研院電光系統所異質(zhì)整合技術(shù)組組長(cháng)王欽宏主講，剖析在生成式AI應用如何引領(lǐng)小芯片技術(shù)發(fā)展，而小芯片設計又將面臨哪些挑戰？
王欽宏組長(cháng)表示，人工智能技術(shù)（AI）將從1.0進(jìn)入2.0的時(shí)代。而所謂的AI 2.0是處理超級海量級的數據，且無(wú)須人工標注，而其數據模型能處理跨領(lǐng)域的知識，應對的任務(wù)更是五花八門(mén)。目前的大語(yǔ)言模型（LLM）和ChatGPT應用便是AI 2.0的起點(diǎn)，而這將會(huì )帶起硬件朝向更高算力、更大帶寬，同時(shí)也更加省電的方向發(fā)展。
但要滿(mǎn)足生成式AI的算力需求，運算芯片的設計也必須要同步升級才行，包含多核心架構、更小的微縮、以及先進(jìn)封裝等。然而先進(jìn)制程芯片的開(kāi)發(fā)成本十分高昂，另一方面，高算力芯片的面積也較大，良率的考驗也更加嚴峻，對整體的制造成本更是不友善，因此多數的芯片公司都難以負擔。
此時(shí)，能提供SoC-like的小芯片設計就會(huì )是極佳的解方。王欽宏指出，Chiplet是運用先進(jìn)封裝技術(shù)讓多個(gè)小芯片形成SoC-like架構，能夠將不同功能的小芯片，通過(guò)先進(jìn)封裝技術(shù)整合于單一基板上。
王欽宏表示，采用小芯片設計能帶來(lái)數項優(yōu)勢，例如良率的優(yōu)勢（縮小芯片的體積，降低不良率）、設計成本的優(yōu)勢（運用成熟制程實(shí)現）、提早進(jìn)入市場(chǎng)的優(yōu)勢（小芯片可重復使用，無(wú)須重頭開(kāi)發(fā)，能縮短進(jìn)入市場(chǎng)的時(shí)程）。

小芯片內部互連是設計樞紐 UCIe最受青睞
由于小芯片需要仰賴(lài)先進(jìn)封裝技術(shù)來(lái)實(shí)現，因此內部不同芯片的擺放與互連的方案就是關(guān)鍵所在。目前小芯片的堆棧架構有2D、2.5D和3D等形式，由于各個(gè)小芯片的制程與效能不同，因此其間的擺放位置將會(huì )影響后續的布線(xiàn)與連接的方式，對于成本與良率也會(huì )產(chǎn)生不同的結果。
至于小芯片內部的布線(xiàn)和I/O互連規范，目前則是處于尚未統一的局面，也是產(chǎn)業(yè)最需要突破的瓶頸。不過(guò)王欽宏看好則UCIe未來(lái)的發(fā)展地位，最主要的原因就是當前市場(chǎng)半導體領(lǐng)導業(yè)者幾乎都支持這個(gè)規范。
王欽宏指出，目前UCIe 1.0規范可支持標準的2D和先進(jìn)的2.5D芯片封裝。在標準封裝方面，它具有較佳的成本的效益，同時(shí)也能達成較長(cháng)的距離；在先進(jìn)封裝方面，則有較佳的節能表現，以及較高的帶寬密度。此外，小芯片可以在任何地方制造，任何地方組裝，并在同一封裝中混合2D和2.5D的架構。
至于小芯片的應用與市場(chǎng)，王欽宏則持非常樂(lè )觀(guān)的看法，他表示，Chiplet市場(chǎng)將會(huì )呈現快速成長(cháng)的趨勢，至2030年，全球整體的市場(chǎng)將會(huì )達到9千4百2十億美元的規模。至于應用方面，則會(huì )以服務(wù)器與AI為主，占整體的規模約45%，其次為汽車(chē)和網(wǎng)通。領(lǐng)導的市場(chǎng)業(yè)者分別是英特爾、AMD、蘋(píng)果、亞馬遜和特斯拉，中國則有壁仞科技。
最后，王欽宏也特別提出硅光子技術(shù)在小芯片設計上的創(chuàng )新機會(huì )，他指出，光電整合架構將能大幅提升AI芯片的效能，而共同光學(xué)封裝（Co optics Packaged）則是創(chuàng )新Chiplet模塊的挑戰。