為了減少在高速信號傳輸過(guò)程中的反射現象，必須在信號源、接收端以及傳輸線(xiàn)上保持阻抗的匹配。單端信號線(xiàn)的具體阻抗取決于它的線(xiàn)寬尺寸以及與參考平面之間的相對位置。特定阻抗要求的差分對間的線(xiàn)寬/線(xiàn)距則取決于選擇的PCB疊層結構。由于最小線(xiàn)寬和最小線(xiàn)距是取決于PCB類(lèi)型以及成本要求，受此限制，選擇的PCB疊層結構必須能實(shí)現板上的所有阻抗需求，包括內層和外層、單端和差分線(xiàn)等。

一、PCB疊層設計

層的定義設計原則：

1）主芯片相臨層為地平面，提供器件面布線(xiàn)參考平面；

2）所有信號層盡可能與地平面相鄰；

3）盡量避免兩信號層直接相鄰；

4）主電源盡可能與其對應地相鄰；

5）原則上應該采用對稱(chēng)結構設計。對稱(chēng)的含義包括：介質(zhì)層厚度及種類(lèi)、銅箔厚度、圖形分布類(lèi)型（大銅箔層、線(xiàn)路層）的對稱(chēng)。

PCB的層定義推薦方案：具體的PCB層設置時(shí)，要對以上原則進(jìn)行靈活掌握，根據實(shí)際的需求，確定層的排布，切忌生搬硬套。以下給出常見(jiàn)的層排布推薦方案，供參考。在層設置時(shí)，若有相鄰布線(xiàn)層，可通過(guò)增大相鄰布線(xiàn)層的間距，來(lái)降低層間串擾。對于跨分割的情況，確保關(guān)鍵信號必須有相對完整的參考地平面或提供必要的橋接措施。

例如：RK3588目前使用10層1階， 10層2階， 8層通孔等PCB疊層，以下疊層結構做為范例，可以給客戶(hù)在疊層結構的選擇和評估上提供幫助。如果選擇其他類(lèi)型的疊層結構，請根據PCB廠(chǎng)商給出的規格，重新計算阻抗。

二、8層通孔板1.6mm厚度疊層設計

在8層通孔板疊層設計中，頂層信號L1的參考平面為L(cháng)2，底層信號L8的參考平面為L(cháng)7。建議層疊為T(mén)OP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom，基銅厚度建議全部采用 1oZ，厚度為1.6mm，詳細的疊層設計如表1-1所示。

表1-1 8層通孔板1.6mm厚度疊層設計

三、8層通孔板1.6mm厚度阻抗設計

①外層單端40歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬為5.8mil，L1與L8層是對稱(chēng)設計，故L1層與L8層40歐姆單端走線(xiàn)為5.8mil。如圖1-1所示。

圖1-1 外層單端40歐姆走線(xiàn)阻抗設計

②外層單端50歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬為3.8mil，L1與L8層是對稱(chēng)設計，故L1層與L8層50歐姆單端走線(xiàn)為3.8mil。如圖1-2所示。

圖1-2 外層單端50歐姆走線(xiàn)阻抗設計

③外層差分80歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為4.3/3.7mil，L1與L8層是對稱(chēng)設計，故L1層與L8層80歐姆差分走線(xiàn)為4.3/3.7mil。如圖1-3所示。

圖1-3 外層差分80歐姆走線(xiàn)阻抗設計

④外層差分85歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為3.9/4.1mil，L1與L8層是對稱(chēng)設計，故L1層與L8層85歐姆差分走線(xiàn)為3.9/4.1mil。如圖1-4所示。

圖1-4 外層差分85歐姆走線(xiàn)阻抗設計

⑤外層差分90歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為3.6/4.4mil，L1與L8層是對稱(chēng)設計，故L1層與L8層90歐姆差分走線(xiàn)為3.6/4.4mil。如圖1-5所示。

圖1-5 外層差分90歐姆走線(xiàn)阻抗設計

⑥外層差分100歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為3.3/7.7mil，L1與L8層是對稱(chēng)設計，故L1層與L8層100歐姆差分走線(xiàn)為3.3/7.7mil。如圖1-6所示。

圖1-6 外層差分100歐姆走線(xiàn)阻抗設計

⑦內層單端40歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬為6.8mil，L3與L6層是對稱(chēng)設計，故L3層與L6層40歐姆單端走線(xiàn)為6.8mil。如圖1-7所示。

圖1-7 內層單端40歐姆走線(xiàn)阻抗設計

⑧內層單端50歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬為4.2mil，L3與L6層是對稱(chēng)設計，故L3層與L6層50歐姆單端走線(xiàn)為4.2mil。如圖1-8所示。

圖1-8 內層單端50歐姆走線(xiàn)阻抗設計

⑨內層差分80歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為4.0/4.0mil，L3與L6層是對稱(chēng)設計，故L3層與L6層80歐姆差分走線(xiàn)為4.0/4.0mil。如圖1-9所示。

圖1-9 內層差分80歐姆走線(xiàn)阻抗設計

⑩內層差分85歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為3.6/4.4mil，L3與L6層是對稱(chēng)設計，故L3層與L6層85歐姆差分走線(xiàn)為3.6/4.4mil。如圖1-10所示。

圖1-10 內層差分85歐姆走線(xiàn)阻抗設計

?內層差分90歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為3.3/4.7mil，L3與L6層是對稱(chēng)設計，故L3層與L6層90歐姆差分走線(xiàn)為3.3/4.7mil。如圖1-11所示。

圖1-11 內層差分90歐姆走線(xiàn)阻抗設計

?內層差分100歐姆阻抗設計：使用華秋DFM工具，選擇外層單端阻抗模型，輸入對應參數，計算出對應線(xiàn)寬/間距為3.3/7.7mil，L3與L6層是對稱(chēng)設計，故L3層與L6層100歐姆差分走線(xiàn)為3.3/7.7mil。如圖1-12所示。

圖1-12 內層差分100歐姆走線(xiàn)阻抗設計

總體阻抗走線(xiàn)線(xiàn)寬如下表1-2所示：

表1-2 8層1.6mm總體阻抗走線(xiàn)線(xiàn)寬

四、8層通孔板1.2mm厚度疊層設計

在8層通孔板疊層設計中，頂層信號L1的參考平面為L(cháng)2，底層信號L8的參考平面為L(cháng)7。建議層疊為T(mén)OP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom，基銅厚度建議全部采用 1oZ，厚度為1.2mm，詳細的疊層設計如表1-3所示。

表1-3 8層通孔板1.2mm厚度疊層設計

五、8層通孔板1.2mm厚度阻抗設計

按照圖1-3所示疊層設計參數，使用華秋DFM軟件進(jìn)行阻抗計算，計算方法與上述8層1.6MM通孔一致，不一一截圖，計算出的阻抗線(xiàn)寬線(xiàn)距如表1-4所示。

表1-4 8層通孔板1.2mm厚度阻抗設計

六、8層通孔板1.0mm厚度疊層設計

在8層通孔板疊層設計中，頂層信號L1的參考平面為L(cháng)2，底層信號L8的參考平面為L(cháng)7。建議層疊為T(mén)OP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom，基銅厚度建議全部采用 1oZ，厚度為1.0mm，詳細的疊層設計如圖表1-5所示。

表1-5 8層通孔板1.0mm厚度疊層設計

七、8層通孔板1.0mm厚度阻抗設計

按照表1-5所示疊層設計參數，使用華秋DFM軟件進(jìn)行阻抗計算，計算方法與上述8層1.6MM通孔一致，不一一截圖，計算出的阻抗線(xiàn)寬線(xiàn)距如表1-6所示。

表1-6 8層通孔板1.0mm厚度阻抗設計

八、10層1階HDI板1.6mm厚度疊層設計

在10層1階板疊層設計中，頂層信號L1的參考平面為L(cháng)2，底層信號L10的參考平面為L(cháng)9。建議層疊為

TOP-Signal/Gnd-Gnd/Power-Signal-Gnd/Power-Gnd/Power-Gnd/Power-Signal-Gnd-Bottom，其中L1，L2，L9，L10，建議采用1oZ，其它內層采用HoZ。如圖1-13所示為1.6mm板厚的參考疊層。

圖1-13 10層1階HDI板疊層設計

九、10層1階HDI板1.6mm厚度阻抗設計

按照圖1-13所示疊層設計參數，使用華秋dfm軟件進(jìn)行阻抗計算，計算方法與上述8層通孔一致，不一一截圖，計算出的單端阻抗線(xiàn)寬線(xiàn)距如圖1-14所示，差分阻抗線(xiàn)寬線(xiàn)距如圖1-15所示。

圖1-15 10層1階HDI板單端阻抗設計圖

圖1-16 10層1階HDI板差分阻抗設計圖

十、10層2階HDI板1.6mm厚度疊層設計

在10層2階板疊層設計中，頂層信號L1的參考平面為L(cháng)2，底層信號L10的參考平面為L(cháng)9。建議層疊為T(mén)OP-Gnd-Signal-Gnd-Power-Signal/Pow -Gnd-Signal-Gnd-Bottom，其中L1，L2，L3，L8，L9，L10，建議采用1oZ，其它內層采用HoZ。圖1-17為1.6mm板厚的參考疊層。

圖1-17 10層2階HDI板疊層設計

十一、10層2階HDI板1.6mm厚度阻抗設計

按照圖1-17所示疊層設計參數，使用華秋dfm軟件進(jìn)行阻抗計算，計算方法與上述8層通孔一致，不一一截圖，計算出的單端阻抗線(xiàn)寬線(xiàn)距如圖2-18所示，差分阻抗線(xiàn)寬線(xiàn)距如圖1-19所示。

圖1-18 10層2階HDI板單端阻抗設計圖

圖1-19 10層2階HDI板差分阻抗設計圖

版權聲明：本文為凡億的原創(chuàng )文章，轉載請附上原文出處鏈接及本聲明，否則將承擔侵權風(fēng)險。