SPI - 同步、全雙工的串行外設接口
加入技術(shù)交流群
SPI(Serial Peripheral Interface - 同步外設接口)總線(xiàn)是一種用于短距離通信（主要是嵌入式系統中）的同步串行通信接口規范，雖然沒(méi)有正式的國際標準，但這種接口協(xié)議由Motorola發(fā)明迄今經(jīng)過(guò)很多廠(chǎng)商的支持，已經(jīng)成了一種事實(shí)標準，被廣泛用于各種MCU處理器中，同傳感器，串行ADC、DAC、存儲器、SD卡以及LCD等進(jìn)行數據連接。由于沒(méi)有統一的國際標準，SPI出現了很多不同的協(xié)議選項，例如不同的Word大??；每個(gè)設備都有自己的協(xié)議定義，包括是否支持命令；有些設備只發(fā)送，其它的則只是接收；有的片選是高有效，有的則是低有效；有的協(xié)議先發(fā)送最低位。
本文引用地址：http://dyxdggzs.com/article/202312/454088.htm
當前的處理器中幾乎都有SPI和I2C和UART接口
數字接口的傳感器也采用SPI和I2C
FPGA也將SPI、I2C硬化在器件內部方便各種外設的連接
主、從器件之間的連接及數據傳輸方式
多個(gè)SPI設備可以通過(guò)全雙工的模式同單一的Master以主、從結構進(jìn)行通信。主、設備發(fā)起讀、寫(xiě)，多個(gè)從設備通過(guò)獨立的片選信號（SS - Slave Select）被尋址。
SPI總線(xiàn)：?jiǎn)沃鞫鄰倪B接
有時(shí)SPI也被稱(chēng)為四線(xiàn)串行總線(xiàn)，主要是與3線(xiàn)、2線(xiàn)、1線(xiàn)串行總線(xiàn)進(jìn)行區分，雖然SPI可以準確地描述為一個(gè)同步串行接口，但它與同步串行接口（SSI）協(xié)議還是不同的，SSI同樣也是一種4線(xiàn)同步串行通信協(xié)議，但SSI采用的是差分信號，且只提供了一個(gè)簡(jiǎn)單的通信信道。
動(dòng)畫(huà)1顯示數據從器件A移出到器件B，從器件B移出到器件A.
SPI的技術(shù)實(shí)現
接口信號
SPI總線(xiàn)定義了4個(gè)邏輯信號:
SPI端口管腳的名字也有其它的叫法，不同的芯片公司叫法不同，比如:
動(dòng)畫(huà)2顯示了通過(guò)一個(gè)虛擬的4通道示波器捕捉的兩個(gè)器件之間SPI的轉換
工作模式
SPI總線(xiàn)可以工作在一個(gè)主設備／一個(gè)或多個(gè)從設備的模式。 如果只有一個(gè)從設備，SS管腳可以直接接地（從設備允許的話(huà)），有些從設備需要片選信號的下降沿來(lái)啟動(dòng)傳輸，一個(gè)例子就是美信公司的串行ADC MAX1242，通過(guò)一個(gè)高電平到低電平的轉換標記傳輸的起始。如果有多個(gè)從設備，每個(gè)從設備需要一個(gè)獨立的SS信號連接到主設備。
多數從設備的輸出是三態(tài)的，當該從設備沒(méi)有被選中的時(shí)候它們的MISO信號就為高阻（邏輯上斷開(kāi)連接）。不具有三態(tài)輸出的器件是不能同其它器件共享SPI總線(xiàn)部分的，只能是一個(gè)從設備跟主設備相連。
SPI的時(shí)鐘采樣
通過(guò)多個(gè)從片選信號（SSN）配置
在標準的SPI配置中，主設備可以通過(guò)使能相應的從設備，即通過(guò)將相應設備的從選擇線(xiàn)（SSN或SS）設置為邏輯低電平，通過(guò)共享的公共數據線(xiàn)將數據寫(xiě)入各個(gè)從設備或由各個(gè)從設備中讀取數據。 應注意不要同時(shí)使能多個(gè)從設備，因為返回到主設備的數據將在MISO線(xiàn)路之間的驅動(dòng)器上產(chǎn)生競爭導致無(wú)法進(jìn)行數據的判讀。在某些應用中不需要將數據返回給主設備，在這種情況下，如果主設備想要將相同的數據發(fā)送到多個(gè)從設備，則可以同時(shí)尋址多個(gè)從設備。
在多從設備選擇配置中，每個(gè)從設備都需要來(lái)自主設備的唯一從設備選擇線(xiàn)（SS、SSN或CSn）。如果主設備沒(méi)有足夠的I/O引腳用于所需數量的從設備，則使用解碼/解復用器（例如74HC(T)238(3到8線(xiàn))來(lái)實(shí)現I/O擴展）。
菊花鏈配置
在這種配置中，數據從一個(gè)設備移動(dòng)到下一個(gè)設備， 最終的從設備可以將數據返回給主設備（給FPGA編程的JTAG在給多個(gè)器件編程的時(shí)候也常用這種方式）。
在菊花鏈配置中，所有從設備共享一條公共的從選擇線(xiàn)（SS）。 數據從主設備傳輸到第一個(gè)從設備，然后從第一個(gè)從設備傳輸到第二個(gè)從設備，依此下去，數據沿著(zhù)線(xiàn)路級聯(lián)，直到系列中的最后一個(gè)從設備，最后的一個(gè)從設備使用其MISO線(xiàn)路將數據傳送到主設備。
這種配置非常適合于主設備的信號引腳有限的場(chǎng)景。
4種傳輸模式
每次數據傳輸都是先將SSN（有的器件命名為SS，從選擇線(xiàn)）被驅動(dòng)為邏輯低電平時(shí)開(kāi)始。由時(shí)鐘的極性（CPOL）和相位（CPHA）構成了4種不同的數據傳輸模式（0,1,2,3），分別對應四種可能的時(shí)鐘配置。
具有非反相時(shí)鐘極性（即，當從器件選擇轉換為邏輯低時(shí)，時(shí)鐘處于邏輯低電平）：
使用反相時(shí)鐘極性（即，當從器件選擇轉換為邏輯低時(shí)，時(shí)鐘處于邏輯高電平）：
由于主設備一般為可以編程各種模式的控制器/處理器或者可以靈活編程的FPGA，因此在使用SPI連接的時(shí)候要認真閱讀自己選用的從設備的工作模式，以便在時(shí)序上滿(mǎn)足傳輸的要求。
SPI數據傳輸的主設備端代碼示例
以下是一段主設備工作于CPOL=0、CPHA=0模式時(shí)的數據傳輸的代碼，每次傳輸為8位，此示例采用C語(yǔ)言。由于工作于CPOL=0， 在片選被選中之前要把時(shí)鐘拉低，片選信號必須使能，也就是說(shuō)在數據傳輸之前要將外設的片選信號電平變低，并在傳輸結束以后不再“使能”。 多數的外設允許或需要在片選信號選中以后進(jìn)行多次傳輸，次子程序也許需要被多次調用。
/*
* Simultaneously transmit and receive a byte on the SPI.
*
* Polarity and phase are assumed to be both 0, i.e.:
* - input data is captured on rising edge of SCLK.
* - output data is propagated on falling edge of SCLK.
*
* Returns the received byte.
*/uint8_t SPI_transfer_byte(uint8_t byte_out){
uint8_t byte_in = 0;
uint8_t bit; for (bit = 0x80; bit; bit >>= 1)
{
/* Shift-out a bit to the MOSI line */
write_MOSI((byte_out & bit) ? HIGH : LOW); /* Delay for at least the peer's setup time */
delay(SPI_SCLK_LOW_TIME); /* Pull the clock line high */
write_SCLK(HIGH); /* Shift-in a bit from the MISO line */
if (read_MISO() == HIGH)
byte_in |= bit; /* Delay for at least the peer's hold time */
delay(SPI_SCLK_HIGH_TIME); /* Pull the clock line low */
write_SCLK(LOW);
}
return byte_in;
}SPI的優(yōu)點(diǎn)和缺點(diǎn)
優(yōu)點(diǎn)
缺點(diǎn)
SPI的主要應用
與并行I/O總線(xiàn)相比，SPI能夠大大節省電路板的空間，因此在嵌入式系統中發(fā)揮了重要作用，對于大多數片上系統處理器而言都是如此，這些處理器都具有較高端的32位處理器，例如使用ARM、MIPS或PowerPC的處理器以及其它微控制器，如AVR、PIC和MSP430等。 這些芯片通常包括能夠以主模式或從模式運行的SPI控制器，也可以使用SPI接口對系統內可編程AVR控制器（包括空白控制器）進(jìn)行編程。
基于芯片或FPGA的設計有時(shí)使用SPI在內部的組件之間進(jìn)行通信，即便是片內，其面積的節省也像電路板上一樣非常重要。
全雙工功能使SPI非常簡(jiǎn)單、高效、適用于單主/單從機應用。 一些設備使用全雙工模式為數字音頻、數字信號處理或電信信道等應用實(shí)現高效、快速的數據流，但大多數現成的芯片都采用半雙工請求/響應協(xié)議。
SPI被用來(lái)同各種外設通信，例如：
對于高性能系統，FPGA有時(shí)使用SPI作為主機的從機接口、作為傳感器的主機、或者如果它們是基于SRAM的，則用于引導的閃存。
雖然SPI總線(xiàn)和JTAG（IEEE 1149.1-2013）協(xié)議之間存在一些相似之處，但它們不可互換。 SPI總線(xiàn)用于器件外設的高速、板載初始化，而JTAG協(xié)議旨在通過(guò)板外控制器（有著(zhù)比較低精度的信號延遲和偏斜參數）提供對I/O引腳的可靠測試訪(fǎng)問(wèn)。 JTAG協(xié)議不是嚴格意義上的電平敏感接口，它通過(guò)降低時(shí)鐘速率或改變時(shí)鐘的占空比來(lái)支持JTAG器件在建立和保持違規的情況下能夠恢復。 因此，JTAG接口不是用來(lái)支持極高的數據速率的。
協(xié)議分析及調試設備
主適配卡
有許多使用USB的硬件解決方案可以利用運行Linux、Mac或Windows的計算機支持SPI主控和/或從屬功能。其中許多還提供腳本和/或編程功能（Visual Basic，C / C ++，VHDL等）。
SPI主機適配器允許用戶(hù)直接從PC在SPI總線(xiàn)上扮演主站的角色。它們用于嵌入式系統、芯片（FPGA/ASIC/SoC）和外設測試、編程和調試。
SPI適配器的關(guān)鍵參數包括：串行接口支持的最大頻率、命令到命令延遲以及SPI命令的最大長(cháng)度。目前市場(chǎng)上可以找到支持高達100MHz串行接口的SPI適配器，幾乎無(wú)限制的訪(fǎng)問(wèn)長(cháng)度。
SPI協(xié)議是事實(shí)上的標準，一些SPI主機適配器還能夠支持超越傳統4線(xiàn)SPI的其他協(xié)議（例如，支持四SPI協(xié)議或其他源自SPI的定制串行協(xié)議）。
SPI適配器的示例（制造商按字母順序）：
| 生產(chǎn)商 | SPI Host適配卡 | Host總線(xiàn) | 支持的總線(xiàn)協(xié)議 | 最高頻率 |
|---|---|---|---|---|
| Byte Paradigm | SPI Storm | USB | SPI, dual/quad, custom | 100 MHz |
| Corelis | BusPro-S | USB | SPI, dual/quad | 60 MHz |
| HydraBus | HydraBus-HydraFW | USB | SPI | 42 MHz |
| Microchip | MCP2210 Kit | USB | SPI | 12 MHz |
| National Instruments | USB-8452 | USB | I2C, SPI | 50 MHz |
| Total Phase | Cheetah SPI Host Adapter | USB | SPI | 40 MHz |
| Total Phase | Promira Serial Platform | USB, Ethernet | I2C, SPI, single/dual/quad, and eSPI | 80 MHz |
| Dangerous Prototypes | Bus Pirate | USB | 1-Wire, I2C, SPI, JTAG*, Asynchronous serial, Scriptable binary bitbang, UART | varies |
協(xié)議分析儀
SPI協(xié)議分析儀可以對SPI總線(xiàn)進(jìn)行采樣并對電信號進(jìn)行解碼分析，以提供在特定總線(xiàn)上傳輸的數據的更高級別視圖。SPI協(xié)議分析儀示例（制造商按字母順序排列）：
| 廠(chǎng)商 | 分析儀的型號 | 上位機的總線(xiàn) | 支持的總線(xiàn)協(xié)議 | 最高采樣率 | 其它 |
|---|---|---|---|---|---|
| Saleae Logic Pro 16 | USB | SPI, I2C, serial, custom | 500 Mega-samples/second | Analog (50Msps) | |
| TechTools | DigiView Logic Analyzers | USB | SPI, I2C, CAN, Async, Sync, I2S, State, Custom | 500Msps | Extendable with custom plugins |
| Total Phase | Beagle I2C/SPI Protocol Analyzer | USB | SPI, I2C, MDIO | 50Msps | |
| Total Phase | Promira Serial Platform | USB, Ethernet | eSPI |
示波器
每個(gè)主要的示波器供應商都為SPI提供了基于示波器的觸發(fā)和協(xié)議解碼，大多數支持2線(xiàn)、3線(xiàn)和4線(xiàn)SPI。 觸發(fā)和解碼功能通常作為可選附件提供。SPI信號可通過(guò)模擬示波器通道或數字MSO通道進(jìn)行訪(fǎng)問(wèn)。
邏輯分析儀
在開(kāi)發(fā)和/或排除SPI總線(xiàn)故障時(shí)，檢查硬件信號非常重要。 邏輯分析儀是收集、分析、解碼和存儲信號的工具，因此人們可以用它來(lái)查看高速波形。 邏輯分析儀顯示每個(gè)信號電平變化的時(shí)間戳，這有助于發(fā)現協(xié)議問(wèn)題。大多數邏輯分析儀都能夠將總線(xiàn)信號解碼為高級協(xié)議數據并顯示ASCII數據。
評論