大功率電機驅動(dòng)器應用的系統設計注意事項

摘要

維持較高額定功率的電機應用引入了低功率應用中不需要的設計注意事項。通過(guò)查看功率級的解剖結構，我們可以開(kāi)發(fā)故障排除指南、外部電路庫、TI 驅動(dòng)器產(chǎn)品特性或布局技術(shù)，以應對更大功率系統的易失性問(wèn)題。

1 大功率電機應用簡(jiǎn)介

大功率電機應用范圍廣泛，從數百瓦的低壓系統（例如 12V 汽車(chē)電動(dòng)座椅）到數千瓦系統（例如 60V 和 100A 電動(dòng)工具）。通常，這些系統使用基于分流器的電流檢測和控制大功率 MOSFET 的非隔離柵極驅動(dòng)器。雖然這些應用可以由電池或轉換為直流的網(wǎng)格化交流電源供電，但它們都有一個(gè)共同的目標，即穩定可靠并針對由擊穿、短路、過(guò)流、MOSFET 反向恢復或 PCB 寄生電感行為引起的大電流和高電壓事件提供保護。

例如，電動(dòng)工具具有用于工業(yè)和家庭用途的高額定功率，例如鉆孔、研磨、切割、拋光、驅動(dòng)緊固件等。要求包括：

? 外形小巧，因為工具通常是手持式的

? 高效率，因為工具通常由電池供電

? 大電流，因為工具必須產(chǎn)生高扭矩才能克服大負載

? 高可靠性，因為如果工具出現故障，安全是首要問(wèn)題

? 良好的熱性能，因為大功率密度下散熱不佳會(huì )導致系統過(guò)熱

在設計大功率系統時(shí)，這些要求會(huì )相互沖突，需要權衡。對于電動(dòng)工具，大電流、效率和熱性能會(huì )隨著(zhù)電路板尺寸的增大而增加，這與外形小巧和需手持的需求相沖突。

因此，大功率設計非常重要。與電磁干擾 (EMI) 的情況一樣，針對大功率應用進(jìn)行設計是一個(gè)決策和規劃過(guò)程，以減輕可能發(fā)生或可能不會(huì )發(fā)生的問(wèn)題。

1.1 設計不當的大功率電機驅動(dòng)系統的影響

令人驚訝的是，糟糕的大功率設計并不總是會(huì )導致電氣火災或冒煙。結果是產(chǎn)生了一個(gè)頻譜。對于電氣火災，結果可能在一瞬間發(fā)生，造成災難性電路板損壞，因此電機僅運轉一次壽命就終結了。這表明設計存在根本性問(wèn)題，或者正常運行的某些方面被放大了。因此，可以減少或減輕設計的某些方面，控制損壞源并減少其對系統的負面影響，從而將損壞概率降至可以忽略不計的水平。

在其他情況下，電機會(huì )旋轉，當命令電機提供更多電流時(shí)，電機可能發(fā)生損壞，或停止旋轉。運行方式的變化對系統產(chǎn)生的壓力超出它的承受能力。在更困難的情況下，電機將以相同的電流或速度旋轉一百個(gè)小時(shí)，但在測試結束前幾分鐘就會(huì )出現故障。這可能意味著(zhù)特殊用例可能會(huì )導致設計失敗，或者隨著(zhù)時(shí)間的推移，正常運行可能會(huì )導致設計損壞，直到發(fā)生永久性和可觀(guān)察到的故障。

了解設計人員可以通過(guò)頻譜中的差異知道需要進(jìn)行什么樣的更改才能修復或防止損壞。就像損壞頻譜一樣，從更換物料清單上的元件到完全重新設計原理圖和布局，更改頻譜也各不相同。

1.2 大功率設計流程的示例

此示例涵蓋了一個(gè)假設，并使用大功率設計原理來(lái)改進(jìn)大功率電機驅動(dòng)器應用。請注意，此示例用于說(shuō)明如何利用該過(guò)程，應用手冊的其余部分解釋了選擇最終實(shí)際使用的過(guò)程所依據的理論。

考慮以下示例：

? 在使用 DRV835x 以 20A 運行的 48V 系統中，系統按預期工作

? 將電流增加到 30A 的目標電流時(shí)，系統會(huì )持續受損

? 所有電流電平超過(guò) 30A 的系統都會(huì )發(fā)生這種情況

檢查給定內容，系統存在根本問(wèn)題。在這種情況下，故障排除的下一步必須是驗證柵極驅動(dòng)電路的功能。

在完成故障排除步驟后，可以發(fā)現：

? 僅在嘗試切換低側并查看標準后才施加 nFAULT 信號，低側發(fā)生 VGS 故障，這意味著(zhù)在切換輸入低側柵極信
號后，柵極電壓沒(méi)有上升到預期電壓

? 使用 DMM，對低側柵極到源極進(jìn)行的阻抗測試結果顯示為幾個(gè)歐姆，這表明發(fā)生了短路和損壞

? 損壞主要發(fā)生在單個(gè)相位上，但其他一些相位已受到損壞，具體取決于所測試的系統

柵極到源極之間的短路似乎表明問(wèn)題出在電壓電感尖峰上，因為可能已經(jīng)超過(guò)絕對最大限值。在較低電流電平下沒(méi)有發(fā)生損壞進(jìn)一步支持了這一觀(guān)點(diǎn)。此外，如果損壞主要發(fā)生在單個(gè)相位，這表明可能存在布局未優(yōu)化，并且可能正是這一點(diǎn)導致了問(wèn)題發(fā)生。

目標是降低電壓尖峰：

? 通過(guò)降低 IDRIVE 來(lái)限制尖峰，這降低了柵極驅動(dòng)灌電流和拉電流。

– 這使系統能夠耐受 30A 電流，但由此產(chǎn)生的 VDS 信號和柵極的上升和下降時(shí)間對于應用來(lái)說(shuō)太長(cháng)了。如果上升和下降時(shí)間可以接受，那么問(wèn)題到這里就解決了。

? 通過(guò)在 20A 的低側柵極和源極電壓上使用示波器探頭，波形顯示低側源上存在負電壓尖峰，該尖峰接近但不超過(guò) DRV835x 100-V三相智能柵極驅動(dòng)器 數據表中定義的絕對最大限值。

– 這便產(chǎn)生了以下假設：這些尖峰會(huì )隨著(zhù)電流的增加而變得更糟，最終會(huì )超過(guò)絕對最大額定值有一些指標表明低側源極和柵極的負尖峰是問(wèn)題所在，可以采用以下幾種解決方案進(jìn)行處理：

? 將高側源添加到低側電容器

? 添加柵極至 GND 二極管

? 增加大容量電容

? 分析受到損壞的相位周?chē)牟季植ζ溥M(jìn)行改進(jìn)，特別是 GND 和檢測電阻路徑評估哪種解決方案能夠解決問(wèn)題。為避免重新設計電路板，最佳做法是查看物料清單的變化或填充先前已取消填充的元件。

? 存在高側漏極到低側源極電容器的位置，但未填充，因此添加電容器即可解決問(wèn)題，而無(wú)需重新設計，同時(shí)也不會(huì )降低柵極驅動(dòng)電流。

本應用手冊將此過(guò)程拆分為開(kāi)發(fā)故障排除指南、外部電路庫、TI 驅動(dòng)器產(chǎn)品特性或布局技術(shù)，以應對更大功率系統的易失性。

2 簡(jiǎn)要研究大功率電機驅動(dòng)系統

2.1 電機驅動(dòng)功率級剖析及故障排除方法

圖 2-1. 高級功率級

在開(kāi)發(fā)故障排除指南、外部電路庫、TI 驅動(dòng)器產(chǎn)品特性或布局技術(shù)之前，必須了解典型的柵極驅動(dòng)器系統及其子功能。

首先來(lái)看圖 2-1 的右側部分，可以看到電機驅動(dòng)器功率級（也被稱(chēng)為逆變器、相位或半橋）的一項功能是向電機輸送電流。分解為幾個(gè)最簡(jiǎn)單的部分，假設低側 FET 關(guān)閉，電流從 VDRAIN 流經(jīng)高側 FET 并進(jìn)入電機?；蛘?，如果低側 FET 導通，而高側 FET 關(guān)閉，則電流從電機流出并通過(guò)低側 FET 到達 GND。在千瓦電機驅動(dòng)應用中，會(huì )有高達數百安培的電流流經(jīng)這些 FET。

再來(lái)看看圖 2-1 的左側部分，可以看到功率級的另一項功能是將數字邏輯 PWM 輸入信號（例如 INHx 和 INLx）轉換為更高模擬電壓電平的信號，例如 24V 或 48V。這樣，功率級的一部分就是為了實(shí)現從數字電平信號到模擬電平信號的電壓轉換。此外，通常情況下，從提供的電機驅動(dòng)器電源電壓產(chǎn)生電壓軌以轉換模擬電壓電平是電機驅動(dòng)器的一項功能。這些模擬電壓可能高于 VDRAIN 或系統中的最高輸入電壓。因此，使用線(xiàn)性穩壓器、電荷泵或自舉架構來(lái)實(shí)現這些電壓（例如，VCP 和 VGLS）。

然后來(lái)看圖 2-1 的中間部分，可以看到功率級的另一個(gè)次要功能是調節或控制 FET 柵極上的信號。MOSFET 可以作為開(kāi)關(guān)、電阻器或電流源（這取決于與漏極和源極電壓相關(guān)的柵極電壓），因此必須控制和監控 FET 的所有電壓。保護、信號調節技術(shù)和專(zhuān)用電路都屬于此功能。

綜上所述，電機驅動(dòng)功率級的三個(gè)功能是：

? 向電機輸送電流

? 從數字電壓電平到電機電壓電平的電壓轉換

? 柵極信號調節或保護

2.2 大功率系統故障排除

故障排除過(guò)程的第一步是了解損壞發(fā)生的位置。檢查功率級的功能，以評估在發(fā)生損壞后是否有任何功能不再按預期工作。

對于向電機輸送電流的情況，請使用數字萬(wàn)用表 (DMM) 并在 FET 的漏極和源極之間或 VDRAIN 和 SHx 之間執行阻抗檢查，如圖 2-1 所示。當未通電時(shí)，漏極到源極路徑預計為高阻抗（即 kΩ），因此低阻抗表明 FET 和電流傳輸路徑已損壞。對于更麻煩的故障排除，在轉換過(guò)程中使用示波器探測 FET 的柵極電壓、漏極電壓和源極電壓，以檢查穩定性和信號上的振鈴量。

在進(jìn)行電壓轉換時(shí)，使用 DMM 并在柵極信號和柵極電壓電源（例如 VGLS、VCP 或 GND）之間執行阻抗檢查，如圖 2-1 所示。這些路徑應為具有容性負載的高阻抗。低阻抗表示發(fā)生損壞（即幾個(gè)歐姆）。若要進(jìn)行更深入的故障排除，請在運行期間使用示波器電壓探頭檢查電源電壓的穩定性。

對于調節或保護柵極信號的情況，請使用 DMM 或 LRC 表并對路徑中的元件進(jìn)行阻抗檢查，以確保無(wú)源器件沒(méi)有損壞。一種簡(jiǎn)單的做法是，僅將讀取值與原理圖中列出的預期值進(jìn)行比較，從而檢查有無(wú)損壞。

需要注意的是，大多數電機驅動(dòng)器將這些功能集成到一個(gè)器件或單個(gè)芯片上。因此，這些集成柵極驅動(dòng)器中的大多數都能夠監控和檢查這些功能，并通過(guò)某種 FAULT、WARNING、LOCK GPIO 信號或可讀寄存器通知設計人員。如果 nFAULT 信號被置位，那么了解 nFAULT 信號被置位的原因以及觸發(fā)哪個(gè)故障至關(guān)重要。每個(gè)故障的標準通常在數據表中提供。更重要的是，如果可以重置 nFAULT 信號，則可以使用示波器電壓探頭監測該信號，并將其用作下降沿觸發(fā)器以捕獲其他信號，例如 FET 柵極、源極或漏極電壓。

總之，步驟如下：

? 使用 DMM 檢查 FET 所有端子之間的阻抗

? 使用示波器探測柵極、漏極和源極電壓以檢查穩定性和振鈴

? 使用 DMM 檢查柵極和柵極電源電壓之間的阻抗

? 使用示波器探測柵極電源電壓以確保穩定性

? 使用 DMM 或 LCR 確認功率級中的無(wú)源器件值

? 了解任何 FAULT 信號被置位的原因

幸好，大功率設計一般不是出錯之后開(kāi)展的補救性實(shí)驗。如前所述，可以采取一些措施來(lái)緩解潛在問(wèn)題。

這些操作可能會(huì )改變電路板架構或柵極驅動(dòng)器運行方式，從而增加對元件或電路板面積的需求。因此，需要在實(shí)現每個(gè)可能的操作和考慮真實(shí)系統的重要需求之間進(jìn)行權衡，這正是大功率設計的藝術(shù)。

3 通過(guò) MOSFET 和 MOSFET 柵極電流實(shí)現大功率設計 (IDRIVE)

3.1 MOSFET 柵極電流

如前所述，MOSFET 的漏極和柵極電流是向電機供電的基石。為了提供電流并打開(kāi) FET，必須在 MOSFET 的本征柵極電容器上積累電荷。此過(guò)程在 MOSFET和 IGBT柵極驅動(dòng)器電路的基本原理 和了解智能柵極驅動(dòng) 應用手冊中進(jìn)行了更詳細的解釋。

因此，將柵極電荷或電流的速率與 FET 漏極至源極電壓上升聯(lián)系起來(lái)，如理想的一階方程式 1 所示

其中：

根據方程式 1，高 IDRIVE 和小 Qgd 會(huì )導致非?？斓膲簲[率，因為 VDRAIN 在系統中通常是固定的，除非系統電源電壓專(zhuān)門(mén)設計為可變電壓。高壓擺率會(huì )降低 MOSFET 中的開(kāi)關(guān)損耗，因此使壓擺率盡可能高似乎是有益的。但是，大多數設計人員試圖使用更高的壓擺率，卻沒(méi)有意識到使用超出設計值太多的壓擺率會(huì )產(chǎn)生不利影響。

3.1.1 柵極電流為何會(huì )導致?lián)p壞

遺憾的是，在大功率系統中存在高壓擺率的不利影響。隨著(zhù)更多電流流經(jīng) FET 和 VDS 電壓以更快的速度進(jìn)行轉換，MOSFET 的固有電容耦合以及寄生 LC 諧振的影響會(huì )增加。

圖 3-1. MOSFET 導通引起的電感尖峰和耦合

如圖 3-1 所示，柵極信號上升沿的高頻分量（更重要的是，穿過(guò)米勒區域的上升 VDS 信號）會(huì )導致電流流到另一個(gè) FET 的本征電容器上。該信號通過(guò)固有的柵極至漏極或柵極至源極電容器耦合，因為電容器在較高頻率下具有較低的阻抗。如果這些耦合信號足夠高，它們可能會(huì )超過(guò)電機驅動(dòng)器的絕對最大額定值，或者打開(kāi)一相內的低側和高側 FET，從而在電流繞過(guò)電機并從 VDRAIN 到 GND 流過(guò)直接路徑時(shí)導致發(fā)生擊穿。

由于 CGD 耦合，MOSFET 在導通之前具有最大壓擺率限制。這意味著(zhù)如果壓擺率太高，即使柵極直接短接至源極，MOSFET 也會(huì )導通。在考慮柵極驅動(dòng)器下拉強度和柵極路徑上的寄生電感時(shí)，這會(huì )在導致意外導通之前降低可能的最大壓擺率。

簡(jiǎn)單地說(shuō)，柵極電流越大，耦合越多，而柵極電流越小，則耦合越少。

重申一下：

? 柵極電流過(guò)大會(huì )導致?lián)p壞

? 降低電流可防止損壞

? 為系統選擇適當的柵極驅動(dòng)電流 (IDRIVE) 至關(guān)重要。

既然了解了柵極電流過(guò)多產(chǎn)生的影響，就必須開(kāi)發(fā)調整柵極電流的方法，并且必須推導出給定系統的柵極電流計算法。

3.1.2 柵極電阻器和智能柵極驅動(dòng)技術(shù)

柵極電流或 IDRIVE 在 FET 的開(kāi)關(guān)特性中發(fā)揮著(zhù)重大的作用，因此需要使用能夠調整柵極電流的方法。

3.1.2.1柵極電阻器

圖 3-2. 柵極電流固定時(shí)的灌入和拉出電阻器

在大多數柵極驅動(dòng)器器件中，柵極驅動(dòng)拉電流和灌電流（即上拉和下拉）值可在數據表中找到。在某些器件中，該值在內部是固定的，對于給定的 FET，輸出電流能力遠大于計算出的 IDRIVE。

添加外部串聯(lián)柵極電阻以控制施加的柵極電壓的壓擺率并降低施加到 FET 柵極的峰值電流。這類(lèi)似于 RC 濾波器：R 是柵極電阻器，C 是 MOSFET 的固有電容。為了加強控制，可以并聯(lián)另一個(gè)柵極電阻器和二極管（如果設計人員想要分別控制灌電流和拉電流），如圖 3-2 中所示。

MOSFET 參數、系統電壓和電路板寄生參數都會(huì )影響最終的壓擺率，因此選擇理想柵極電阻值是一個(gè)迭代過(guò)程。
適用于柵極驅動(dòng)器的外部柵極電阻器設計指南 技術(shù)手冊中介紹了此過(guò)程。

下面這個(gè)原則有助于確定用于柵極電阻器的理想電阻：電阻越小，壓擺率越高，電流越大；電阻越大，壓擺率越低，電流越小。

3.1.2.2智能柵極驅動(dòng)和內部控制的柵極灌電流和拉電流

圖 3-3. 灌電流和拉電流受控（例如智能柵極驅動(dòng)）時(shí)的柵極電阻器占位符

幾個(gè) TI 柵極驅動(dòng)器包含被稱(chēng)為智能柵極驅動(dòng)的技術(shù)，用于控制傳送到 FET 的電流。設計人員只需通過(guò)更改寄存器中的位或在指定引腳上配置外部電阻器來(lái)選擇拉電流和灌電流，如圖 3-2 中所述。相關(guān)詳細信息，請參閱了解智能柵極驅動(dòng) 應用手冊。

話(huà)雖如此，在 FET 的柵極和器件的柵極驅動(dòng)引腳之間放置一個(gè) 0Ω 串聯(lián)電阻器仍然是一個(gè)很好的做法，因為設計人員可能需要將灌電流或拉電流置于兩個(gè)設置值之間或使其低于最低設置值。該電阻器還可用作易于訪(fǎng)問(wèn)的電壓測量測試點(diǎn)。如節3.1.2.2 中所示。

3.1.2.3柵極電阻器和智能柵極驅動(dòng)技術(shù)摘要

? 柵極電阻器和智能柵極驅動(dòng)技術(shù)均可調節柵極灌電流和拉電流

? 選擇一個(gè)與源極電感的電抗相等的柵極電阻以獲得臨界阻尼性能，并選擇一個(gè)高達源極電感電抗兩倍的柵極電阻以獲得欠阻尼性能，如適用于柵極驅動(dòng)器的外部柵極電阻器設計指南 技術(shù)手冊中所述

? 或者，也可以通過(guò)使用通用計算式、觀(guān)察 VGS 波形并分別針對更慢或更快的壓擺率將值調高或調低來(lái)選擇電阻器

? 可以針對給定的 FET 計算智能柵極驅動(dòng)拉電流或灌電流，如節 3.1.3 中所述

? 選擇柵極電阻器或 IDRIVE 的過(guò)程需要反復迭代和嘗試

? 如果可以在器件內控制拉電流和灌電流，例如智能柵極驅動(dòng)，那么添加一個(gè)與 FET 柵極串聯(lián)的 0Ω 電阻器并替換為非零電阻器（如果需要進(jìn)一步調整）仍然是一個(gè)不錯的做法

3.1.3 給定 FET 的柵極電流計算示例

在此示例中，使用 DRV835x 系列器件并將其與 CSD19536KTT 功率 MOSFET 配對，后者用在適用于三相 BLDC電機的 54V、1.5kW、效率 > 99%、70 × 69mm2 的功率級參考設計 TIDA-010056 中。

估算近似柵極電流的步驟一般為：

1.找到 FET 部件型號和相關(guān)數據表

2. 在數據表中找到 Qgd 值

3. 典型的 Qgd 是可以接受的，但要始終注意 Qgd 的最小或最大容差

4. 估計所需的 VDS 上升和下降時(shí)間。一般來(lái)說(shuō)，對于許多大功率系統，將上升和下降時(shí)間保持在 100ns 至
300ns 之間是一個(gè)很好的切入點(diǎn)。

5. 或者，設計人員可以重新排列方程式 2 以根據柵極驅動(dòng)電流 (IDRIVE) 而非 VDS 壓擺率 (SRDS) 獲得公式，其
中 25V/μs 至 100V/μs 作為通用輸入是可接受的：

其中：

? IDRIVE = 從柵極拉取或灌入的電流（單位為安培）

? tRiseFall = VDS（非 VGS）的等效上升或下降時(shí)間，單位為秒

? Qgd = MOSFET 的固有柵極至漏極電荷，單位為庫侖

對于 CSD19536KTT，Qgd = 17nC，我們可以使用通用指南將 100ns 放入方程式 3 的上升和下降時(shí)間中。注意，一些設計人員想要使上升時(shí)間為下降時(shí)間的兩倍。

DRV835x 系列沒(méi)有將 IDRIVE 恰好設為 170mA，但它確實(shí)具有較低的選項，即拉電流為 150mA 或 100mA，灌電流為 100mA。拉電流是指從柵極電源電壓獲取并推入 FET 的電流，它對應于上升時(shí)間；灌電流是指電荷從 FET的柵極拉出并推到 FET 的源極的速率，它對應于下降時(shí)間。

如果上升和下降時(shí)間為 300ns，仍可以使用上述公式計算：

再次使用 DRV835x 系列，選擇 50mA 作為拉電流，但最小灌電流為 100mA。這是用非零值替換 0Ω 柵極電阻器以獲得低于最低設置的等效柵極灌電流的理想示例。如果不打算使用 0Ω 柵極電阻器，則必須切斷布線(xiàn)并重新設計電路板以獲得所需性能。

請記住，我們僅使用根據安全通用指南計算的起始柵極驅動(dòng)電流。這是一個(gè)一階公式，與實(shí)際系統中看到的不完全匹配，但目標是獲得一個(gè)合理的起點(diǎn)。因此，我們在器件沒(méi)有精確選擇的情況下向下舍入，使等效上升或下降時(shí)間比計算出的值更長(cháng)。設計人員應在測試后增大或減小這個(gè)數字。

4 通過(guò)外部元件實(shí)現大功率設計

在通過(guò)仿真了解和緩解電機驅動(dòng)器電路板寄生效應 一文中可以找到本節的大量理論和仿真支持證據。強烈建議用這篇文章對此處所討論的理論進(jìn)行補充。

文中很多小節都討論了該理論，但也都總結了要點(diǎn)。建議閱讀本小節，回頭再將這些要點(diǎn)作為小節摘要進(jìn)行參考。

在我們逐步研究本小節時(shí)，更多的電路被開(kāi)發(fā)出來(lái)，可以添加到系統中。這些新增內容可能與系統的注意事項和目標相沖突，例如需要實(shí)現手持方式，這就限制了布板空間。決定添加什么和不添加什么是大功率設計藝術(shù)的一部分。

4.1 大容量和去耦電容器

圖 4-1. 大容量電容器示例

大容量電容器和去耦電容器的主要作用是為系統提供瞬時(shí)電荷，以便主電源不必承擔提供瞬時(shí)電荷的任務(wù)。更具體地說(shuō)，電源內的電流紋波以及由導線(xiàn)和跡線(xiàn)產(chǎn)生的寄生電感引起的電壓尖峰是電源電荷不足導致的。電源的物理位置遠離電機驅動(dòng)電路，因此從電源到 MOSFET 的路徑中有相當多的電感。

小值電容器可以相對較快地進(jìn)行充放電，而大值電容器可以存儲大量能量，但反應相對較慢。因此，大多數數據表都顯示了在電源上并聯(lián)放置大電容和小電容的推薦元件。在功率級中，毫法拉或數百微法拉的電解或陶瓷電容器與一法拉到數十微法拉的陶瓷電容器結合使用。

此外，有時(shí)電機可以充當發(fā)電機，其中大容量電容器和去耦電容器存儲來(lái)自電機的能量，以防止高側 FET 或VDRAIN 的漏極電壓升高，如節 4.1 中所示。

總結：

? 低值電容器可以快速提供一些電荷，而高值電容器會(huì )隨著(zhù)時(shí)間的推移逐漸提供大量電荷，因而有助于減少系統中的電壓振鈴和電壓尖峰

? 強烈建議始終使用它們。前期可以將幾個(gè) 100μF 至 330μF 電容器與幾個(gè) 1μF 至 2.2μF 電容器并聯(lián)，因為之后可以進(jìn)一步進(jìn)行替換。

? 通用的經(jīng)驗法則是 2μF/W；但是，實(shí)際系統結果差異很大

說(shuō)實(shí)話(huà)，此建議不夠明確。此建議并未描述針對給定布局估算寄生效應并通過(guò) SPICE 模擬其影響以獲得理想大容量電容器值的過(guò)程。因此，沒(méi)有給出方程式或數學(xué)方法。但是，我們想強調此建議非常實(shí)用。按照此建議進(jìn)行設計時(shí)，不必像之前一樣大費周章地對系統進(jìn)行實(shí)際測試或依賴(lài)過(guò)去的系統知識結合數據表進(jìn)行判斷。如果性能不夠好，那么設計人員會(huì )添加更多電容器或更改材料清單，以便用不同值的電容器替換現有電容器來(lái)解決問(wèn)題。

總之，規劃實(shí)施通用規則以獲得基準電容器值，然后對系統進(jìn)行實(shí)際測試，可能會(huì )獲得良好的性能而無(wú)需進(jìn)行其他更改，但也可能會(huì )導致性能不佳，需要通過(guò)實(shí)驗和迭代過(guò)程解決性能問(wèn)題。

4.1.1 額定電容器電壓說(shuō)明

陶瓷電容器的直流電壓降額很差。這是使用陶瓷電容器代替不同材料（如氧化鋁電解電容器）的已知缺點(diǎn)。當承受額定電壓時(shí)，陶瓷電容器的容量只有額定容量的一半。

圖 4-2. 電容器所承受的電容與電壓間的關(guān)系（按封裝尺寸）

圖 4-2 顯示了一個(gè)實(shí)際生產(chǎn)的電容器示例。請注意，當偏置電壓為 10V 時(shí)，額定電壓為 10V 的 10μF 電容器的等效電容僅為 1–3μF。這些圖表可在任何電容器數據表中找到，其他工程師已經(jīng)探索并揭示了這些事實(shí)。

在大功率環(huán)境中，48V 系統需要額定最低為 100V 的陶瓷電容器（或使用 2 個(gè) 48V 電容器，等于 96V），最接近的行業(yè)額定值為 100V。因此，功率級中額定電壓為 48V 的電容器沒(méi)有幫助，必須相應地調整大小。

請注意，此準則有時(shí)會(huì )放寬到 1.5 乘以電源電壓，例如在 60V 應用中乘以 2 得出 120V，它介于 100V 和 150V 行業(yè)標準之間。因此，60V 的 1.5 倍計算為 90V 或 100V，就像 48V 的情況一樣。如圖 4-2 所示，該指南可能會(huì )失效，建議查閱電容器的數據表以獲取更多信息。

總結：

? 當電容器承受更高電壓時(shí)，有效電容會(huì )降低

? 選擇額定電壓為電容器所承受典型電壓的 2 倍或 1.5 倍的電容器：

– 對于 48V 系統，這大約是 100V 額定值

? 與鋁電容器相比，陶瓷電容器的電壓降額要差得多，因此通用指南不適用于鋁電解電容器

– 建議查閱電容器的數據表以了解制造商提供的確切降額

4.2 RC 緩沖器電路

圖 4-3. RC 緩沖器示例

緩沖器電路不僅用于電機驅動(dòng)器應用，還用于許多開(kāi)關(guān)穩壓器電路。因此，有很多資源都涵蓋了這個(gè)主題。

介紹一下，RC 緩沖器由從開(kāi)關(guān)節點(diǎn)串聯(lián)連接到恒定電壓基準（例如 GND 連接）的電阻器和電容器組成。對于電機驅動(dòng)電路，在相位節點(diǎn)和 FET 的高側漏極之間以及相位節點(diǎn)和 FET 的低側源極之間放置一個(gè) RC 緩沖器，如圖 4-3 所示。

它們可有效減少相位振蕩或每個(gè) MOSFET 上的電壓振鈴。它們減少節點(diǎn)處的初始尖峰并提供阻尼因子以減少振鈴
周期數。

但是，必須針對特定系統的寄生效應調整 RC 的值。除非可以對寄生效應進(jìn)行建模，否則應通過(guò)實(shí)驗來(lái)選擇 R 值和 C 值。幸好，有很多資源說(shuō)明了如何計算這些值，例如以適用于電機驅動(dòng)器的 RC 緩沖器設計中的 E2E 常見(jiàn)問(wèn)題解答為例。

總結：

? RC 緩沖器在減少振鈴節點(diǎn)的穩定時(shí)間方面很有效

? 理想 RC 緩沖器值取決于給定系統的寄生值

? 將緩沖器與 MOSFET 在同一層靠近放置

– 如果放置在 FET 的相對層上，通孔電感會(huì )降低緩沖器的效率

4.3 高側漏極到低側源極電容器

圖 4-4. 高側漏極到低側源極電容器位置示例

乍一看，圖 4-4 中的高側漏極到低側源極電容器似乎不言自明，并且經(jīng)常與去耦電容器或大容量電容器相混淆。但是，大多數電機驅動(dòng)器應用沒(méi)有將低側源極連接到 GND。相反，低側源極通常連接到用于電流感測的分流電阻器，然后連接到 GND。

這很重要，因為去耦電容器需要穩定基準才能可靠地提供電荷。由于感測電阻布局引入的電感、流過(guò)低側 FET 的電機電流或接地技術(shù)不良，系統中可能會(huì )出現 GND 不穩定情況。如果 GND 與開(kāi)關(guān)節點(diǎn)一起彈動(dòng)，則去耦電容器無(wú)法完成從穩定基準和低電感路徑提供電荷的工作。作為參考，0.2512 元件封裝尺寸（感測電阻的常見(jiàn)封裝）會(huì )引入 1–5nH 的寄生電感。

HS 漏極到低側源極電容器可以避免這些問(wèn)題，因為它連接到 VDRAIN（假定該 VDRAIN 是穩定的），并且可以將電荷直接傾倒到節點(diǎn)上，而不是通過(guò)感測電阻的路徑。這是 AC GND 的概念，也是 RC 緩沖器也可以連接到HS 漏極和 LS 源極的原因。

因此：

? 這種方法可以很好地抑制低側源極和 GND 上的負反彈。

? 選擇大約 0.01μF–1μF 的值并將它們放置在盡可能靠近 FET 的位置，以確保它們正常工作

– 具體來(lái)說(shuō)，該值應足夠低，以免影響電流感測波形的非寄生紋波，從而反映電機的真實(shí)行為

許多工程師低估了這種緩解技術(shù)并且沒(méi)有充分利用空間，因為此時(shí)他們已經(jīng)優(yōu)先考慮了 RC 緩沖器和大容量電容器。如果 GND 或感測電阻產(chǎn)生負振鈴，或低于 GND，則 HS 漏極至 LS 源極電容器可在低阻抗路徑中提供電荷。顯示 GND 和 LS 源極電壓的波形有助于確定是否發(fā)生負振鈴以及是否更新設計以將 HS 漏極到 LS 源極電容器添加到半橋。

4.4 柵極至 GND 二極管

圖 4-5. 柵極至 GND 二極管示例

簡(jiǎn)而言之，二極管將節點(diǎn)鉗位到電壓，因此不會(huì )超出器件的絕對最大額定值。符合柵極驅動(dòng)器和 MOSFET 的絕對最大額定值的電流額定值、鉗位電壓和時(shí)序信息對于選擇有效的二極管很重要。常見(jiàn)的置位方法是將陰極連接到FET 附近的 GLx 節點(diǎn)，將陽(yáng)極連接到 GND，以幫助處理負瞬態(tài)尖峰，如圖 4-5 所示。

這些方法不是主要推薦的緩解技術(shù)，不能取代其他方法，因為二極管只是簡(jiǎn)單地重新路由能量，而不是通過(guò)濾波或去耦來(lái)抑制能量。與電容器相比，二極管通常會(huì )引入更多的損耗和功耗，因為每個(gè) PWM 周期都會(huì )發(fā)生電壓尖峰。

總結：

? TVS 二極管鉗位電壓低于器件的絕對額定值以防止損壞

? 二極管應與其他緩解技術(shù)結合使用，不得僅僅依賴(lài)二極管

? 與流入和流出電容器的電流相比，二極管會(huì )耗散更多功率

5 通過(guò)并聯(lián) MOSFET 功率級實(shí)現大功率設計

為了增加半橋電路的電流傳導能力，通常通過(guò)將 MOSFET 的漏極、源極和柵極連接在一起來(lái)并聯(lián)多個(gè)MOSFET。從理論上講，要將上述多個(gè)并聯(lián) MOSFET 視為一個(gè)元件。

圖 5-1. 并聯(lián)使用 MOSFET 以實(shí)現更高的載流能力

實(shí)際上，沒(méi)有兩個(gè) MOSFET 是完全相同的。這意味著(zhù)，一個(gè) MOSFET 最終會(huì )先導通，一個(gè) MOSFET 會(huì )承載更多電流。盡可能減小這種差異對于系統運行至關(guān)重要。驅動(dòng)并聯(lián) MOSFET 應用簡(jiǎn)介中介紹了并聯(lián) MOSFET 設計背后的理論和流程。

下面總結了一些注意事項：

? 為并聯(lián)使用的 FET 的每個(gè)柵極添加一個(gè)電阻器，而不是為所有并聯(lián) FET 添加一個(gè)電阻器。失配的 MOSFET柵極將相互振鈴，它們之間沒(méi)有額外的阻抗。

? 使 FET 在物理層面上非?？拷⒕哂邢嗨苹蛳嗤牟季?/p>

? 使柵極布線(xiàn)保持統一且厚度相等，并將它們拆分以非?？拷?FET 的柵極

? 將 GHx 與 SHx 配對，將 GLx 與 SLx 布線(xiàn)配對，這些布線(xiàn)會(huì )路由回柵極驅動(dòng)器，因此它們的長(cháng)度和寬度類(lèi)似

? 源極和漏極連接應使用銅平面，而不僅僅是布線(xiàn)

6 通過(guò)保護實(shí)現大功率設計

6.1 VDS 和 VGS 監控

圖 6-1. VDS 和 VGS 監視器的實(shí)現示例

顧名思義，VDS 和 VGS 監控的根本目的是監控 FET 柵極、源極和漏極的電壓。

在擊穿示例中，一個(gè)相位內的高側 FET 或逆變器橋臂被打開(kāi)。一段時(shí)間后，輸入信號發(fā)生變化，使高側 FET 關(guān)閉，然后在同一相位內開(kāi)啟低側 FET。如果高側 FET 和低側 FET 同時(shí)開(kāi)啟，會(huì )導致電機被繞過(guò)并且電流會(huì )同時(shí)流經(jīng)高側和低側 FET 明顯更低的電阻路徑。

發(fā)生擊穿問(wèn)題的原因在于接地的電阻路徑非常低。例如，與電源通過(guò) FET 的幾毫歐電阻對地短路時(shí)的電阻相比，從 48V 電源到電機電阻（數百毫歐和 1 歐姆之間）的電阻路徑的電阻要高得多。過(guò)量電流會(huì )超過(guò) FET 的電流額定值，導致大量電感尖峰，從而超出器件的絕對最大額定值，還會(huì )導致 PCB 溫度急劇升高，進(jìn)而導致 PCB 永久損壞。

如果監控柵極和源極電壓 (VGS) 之間的差異，我們就可以了解 FET 是否導通和傳導電流。如果監測漏極和源極電壓之間的差異，我們就可以了解電流是否通過(guò) FET 傳導。因此，我們可以監控這兩個(gè)電壓并就何時(shí)開(kāi)啟和關(guān)閉FET 做出明智的決定，并防止驅動(dòng)器在同一相位同時(shí)開(kāi)啟兩個(gè) FET。簡(jiǎn)而言之，VGS 監視器會(huì )確定柵極是否開(kāi)啟，而 VDS 監視器會(huì )確定柵極開(kāi)啟時(shí)是否存在電流。

典型的實(shí)現方式是使用比較器來(lái)監控這些電壓。一些集成式器件的擊穿保護功能是通過(guò)以下方法實(shí)現的：在關(guān)閉一個(gè) FET 和開(kāi)啟另一個(gè) FET 之間插入一個(gè)延時(shí)時(shí)間，或不允許輸入信號同時(shí)開(kāi)啟高側和低側。但是，某些器件未在器件內集成 VGS 或 VDS 監視器，因此在發(fā)生擊穿事件時(shí)不會(huì )覆蓋輸入。最好查看柵極驅動(dòng)器的數據表以獲取更多信息。

對于 TI 技術(shù)，智能柵極驅動(dòng)依賴(lài)于 VGS 和 VDS 監視器的狀態(tài)來(lái)確定是允許還是阻止柵極開(kāi)啟。相關(guān)詳細信息，請參閱了解智能柵極驅動(dòng) 應用手冊。

總結：

? 監控 VGS 確定 FET 是否開(kāi)啟

? 監控 VDS 會(huì )確定柵極導通時(shí)電流是否流過(guò) FET

? 將 VGS 和 VDS 比較器輸出納入換向邏輯中，該邏輯會(huì )覆蓋輸入，在出現大電流或功率級受損（例如擊穿）時(shí)保護系統

6.1.1 在過(guò)流、擊穿或 FET 短路事件期間關(guān)閉 FET

如果 VDS 監視器或其他電流保護裝置識別出過(guò)流事件，顯而易見(jiàn)的解決方案就是關(guān)閉 FET 以阻止電流通過(guò)。在這種情況下，相電流會(huì )是典型用例的 10 或 100 倍以上。正如節 2 中已經(jīng)探討的那樣，相位中電流越大，寄生電感尖峰就越高，但可以通過(guò)降低柵極驅動(dòng)電流來(lái)增加 FET 的上升或下降時(shí)間，從而降低電感尖峰。

對于典型的柵極驅動(dòng)器，節 3.1.2.2 確定灌電流由外部柵極電阻器固定，并且在過(guò)流事件期間無(wú)法改變。但是，TI的智能柵極驅動(dòng)技術(shù)會(huì )自動(dòng)降低柵極驅動(dòng)電流，從而使 FET 的下降時(shí)間比典型值更長(cháng)，進(jìn)而減少過(guò)流事件引起的整體電壓尖峰。

6.2 無(wú)源柵極至源極下拉電阻

圖 6-2. 無(wú)源柵極至源極下拉電阻示例

無(wú)源下拉電阻的主要用途是確保在柵極驅動(dòng)器發(fā)生故障時(shí)柵極和源極之間存在已知關(guān)系。具體來(lái)說(shuō)，如果柵極驅動(dòng)器卡在灌電流或拉電流狀態(tài)，或柵極驅動(dòng)器進(jìn)入高阻抗狀態(tài)，該電阻器可確保有一條路徑來(lái)防止 FET 導通。

無(wú)源柵極至源極下拉電阻為電荷提供了一條均衡柵極和源極電壓的路徑，從而使 FET 以更快的速度關(guān)閉。實(shí)際上，如果柵極驅動(dòng)器損壞，其他一些保護或換向邏輯電路會(huì )注意到出現了問(wèn)題，系統也會(huì )檢測到。這些下拉電阻的重要性在于，確保在其他保護電路發(fā)現問(wèn)題之前不會(huì )發(fā)生擊穿情況。有了這些下拉電阻，更換柵極驅動(dòng)器 IC 就可以修復系統，而沒(méi)有這些下拉電阻，就要面臨處理熔化的電機、熔斷的 FET 或對 PCB 造成不可逆損壞等問(wèn)題。

需要注意的是，一些柵極驅動(dòng)器在器件中集成了數百 kΩ 的無(wú)源下拉電阻，以發(fā)揮這種保護作用。但是，一些設計人員可能希望在 FET 的柵極和源極附近設置更強的下拉電阻，這樣柵極上的電荷就不需要通過(guò)潛在的柵極電阻器和電感布線(xiàn)來(lái)均衡柵極和源極電壓。另一個(gè)好處是外部下拉電阻不依賴(lài)于柵極驅動(dòng)器，這也有助于添加冗余以允許系統在已知狀態(tài)下發(fā)生故障。

最后需要注意的是，在最終的功率損耗計算中需要考慮每個(gè)下拉電阻。但是，下拉電阻的總功耗通常不到 1 毫瓦，遠小于 RDS(on) 或感測電阻產(chǎn)生的數十毫瓦功耗。請記住，在考慮 VGLS、電荷泵或自舉功能時(shí)，必須考慮通過(guò)這些下拉電阻的任何電流。

總結：

? 外部無(wú)源下拉電阻為從柵極到源極的電荷提供路徑，以便在有源下拉電阻出現故障時(shí)可將 FET 關(guān)閉

? 這些下拉電阻的范圍從數十千歐到數百千歐

? 與柵極驅動(dòng)器電路中的主要損耗源相比，這些外部無(wú)源下拉電阻造成的功率耗散要少得多

? 許多柵極驅動(dòng)器在器件內集成無(wú)源下拉電阻

6.3 電源反極性或電源截斷保護

所有電氣系統都面臨的一個(gè)危險是電源極性接反。在設計電氣系統時(shí)，有多種技術(shù)可用于提供電池反向保護，但所有技術(shù)的共同目標是在電池端子接反時(shí)阻止電流流動(dòng)。保護汽車(chē)電機驅動(dòng)系統免受反極性情況的影響 應用手冊中介紹了相關(guān)理論和技術(shù)。

此外，一些使用大電流電機的電機驅動(dòng)應用需要電源開(kāi)關(guān)來(lái)獲得替代負載關(guān)斷路徑或降低靜態(tài)電流。由于系統輸出功率非常高，必須采用分立的導通元件。大電流電機驅動(dòng)應用中的截斷開(kāi)關(guān) 應用手冊中討論了實(shí)現截斷開(kāi)關(guān)的方法。

總結：

? 使用串聯(lián)二極管、單個(gè) MOSFET 或 NMOS 和 BJT 電路防止反向電池和截斷開(kāi)關(guān)

? 不同方法之間需要就成本、功率耗散和 PCB 面積進(jìn)行權衡

7 通過(guò)電機控制方法實(shí)現大功率設計

7.1 制動(dòng)與慣性滑行

圖 7-1. 慣性滑行條件下電流流過(guò)體二極管的示例

讓處于運動(dòng)狀態(tài)的轉子停止或慣性滑行是一個(gè)典型的用例，會(huì )給大功率設計帶來(lái)問(wèn)題。在這個(gè)特定的定義中，慣性滑行是指所有高側和低側都已關(guān)閉時(shí)的狀態(tài)，可以理解為電機相位的浮動(dòng)。電機是部分電感負載，因此除了轉子磁性材料通過(guò)定子線(xiàn)圈產(chǎn)生的反電動(dòng)勢之外，電感器還試圖通過(guò)產(chǎn)生電壓來(lái)保持電流流動(dòng)，從而抵抗電流的變化。因此，在這種慣性滑行條件下，電機相位上的電壓會(huì )上升到高于 FET 漏極處的電壓，這會(huì )導致電流從電機流過(guò)，途經(jīng) FET 的體二極管進(jìn)入電源。

這些電壓尖峰會(huì )使從電機相位流入電源的電流增加，并將 FET 漏極處的等效電壓增加到更高的值。如前所述，大容量電容器吸收了部分或全部能量，但如果大容量電容器電壓的增加不加遏制，由此產(chǎn)生的電壓上升很容易超過(guò)柵極驅動(dòng)器的絕對最大值。

這實(shí)際上發(fā)生在每個(gè) PWM 周期的死區時(shí)間，但 FET 保持在慣性滑行狀態(tài)的時(shí)間很短，不足以使產(chǎn)生的能量移動(dòng)到電源，因而不會(huì )造成損壞。但是，可以檢測到高側電源上的電壓增加。

幸好，這種情況可以通過(guò)電機控制方法或外部電路來(lái)避免，妥善做法是制定一個(gè)計劃來(lái)管理存儲在線(xiàn)圈中的能量。最好采用制動(dòng)控制方法或增加外部電路，而不是慣性滑行。

7.1.1 基于算法的解決方案

低側制動(dòng)的常見(jiàn)示例是關(guān)閉所有高側柵極并打開(kāi)所有低側柵極。這將所有電機相連接到 GND，并允許電流隨著(zhù)電感器中的能量流入和流出 GND 而循環(huán)和崩潰。通過(guò)使用電流感測或 VDS 監視器，設計人員可以確定電流何時(shí)完全衰減，然后將電機從低側制動(dòng)狀態(tài)釋放。

主動(dòng)制動(dòng)的常見(jiàn)示例是通過(guò)將 PWM 輸入應用于相反的柵極對來(lái)對抗電機的當前狀態(tài)。對于參考圖 7-1 的更具體示例，假設 A 的高側打開(kāi)，B 的低側打開(kāi)。主動(dòng)制動(dòng)會(huì )對 A 的低側和 B 的高側進(jìn)行 PWM，以迫使來(lái)自電源的電流與儲存在定子線(xiàn)圈中的電流相反。

在電流再循環(huán)和衰減模式 應用報告中涉及步進(jìn)電機的慢速和快速衰減模式中應用了相同的一般概念。

7.1.2 外部電路解決方案

圖 7-2. 主動(dòng)制動(dòng)電路示例

如前所述，大容量電容器可以吸收電機產(chǎn)生的部分或全部能量，因此在慣性滑行條件下增加電容器的數量或電容值可以起到正向作用。

對于主動(dòng)方法，一種解決方案是添加一個(gè)外部下拉電路來(lái)控制電機驅動(dòng)器的電源。該電路提供了一條從外部接到GND 的路徑，能耗散電機功率，并防止電壓在圖 7-2 所示的高側漏極上上升。對于希望在電機驅動(dòng)器外部進(jìn)行系統控制而不依賴(lài)柵極驅動(dòng)級來(lái)管理電機產(chǎn)生的外部電源的用戶(hù)來(lái)說(shuō)，該解決方案很受歡迎。由于能量增加，電阻器和下拉 FET 的大小和額定功率必須符合瓦數要求。此外，需要通過(guò)反饋來(lái)判斷電壓是否升得過(guò)高；通常是通過(guò)分壓器來(lái)實(shí)現這種反饋的，該分壓器通向 MCU 的 ADC。

7.1.3 制動(dòng)與慣性滑行摘要

總結：

? 當轉子旋轉時(shí)進(jìn)入慣性滑行狀態(tài)會(huì )導致反電動(dòng)勢升至高于電源電壓，并將電流從電機相位推入高側 FET 體二極管，最終進(jìn)入電源。電壓的增加會(huì )損壞柵極驅動(dòng)器。

? 制定一個(gè)計劃，通過(guò)使用制動(dòng)算法或外部制動(dòng)電路來(lái)管理在停止或慣性滑行條件下存儲在電機中的能量

8 通過(guò)布局實(shí)現大功率設計

8.1 什么是開(kāi)爾文連接？

圖 8-1. 良好開(kāi)爾文連接示例

開(kāi)爾文連接法使用涉及載流路徑或參考點(diǎn)的精密電勢接觸點(diǎn)，旨在減少或消除接觸電阻。相反，想象一下 PCB 上的兩條布線(xiàn)具有同一個(gè)電氣節點(diǎn)。一條布線(xiàn)用于承載電流，另一條布線(xiàn)僅用于感測電壓。在某種程度上，使用數字萬(wàn)用表 (DMM) 來(lái)感測元件兩端的電壓與使用開(kāi)爾文連接法的原理相同。

當通過(guò)外部電機驅動(dòng)器系統感測電流時(shí)，經(jīng)常使用這種類(lèi)型的連接。主電機電流流經(jīng)電阻路徑，開(kāi)爾文連接被路由到 CSA 的輸入端（SPx 和 SNx 引腳）。

有關(guān)開(kāi)爾文連接的完整視頻培訓，請參閱 TI精密實(shí)驗室 – 電流感測放大器 演示文稿。

總結：

? 確保有一個(gè)初級電流路徑和初級感測路徑

? 盡量縮短感測電阻和 IC 感測引腳之間的長(cháng)度

? 盡量保持感測路徑的長(cháng)度和厚度相同，以最大限度地減小信號之間的誤差。這里可以采用差分路由。

? 遵循所用分流電阻器的著(zhù)陸墊提供的所有建議

8.2 總體布局建議

圖 8-2. 考慮寄生效應的智能柵極驅動(dòng)原理圖示例

在制造 PCB 后，根據物理原理，需要向系統添加更多的電阻器、電感器和電容器。添加這些元件是寄生效應的結果 - 圖 8-2 顯示了一個(gè)示例。

布局的主要目標之一是最大限度地減少這些寄生效應，使它們實(shí)際上可以忽略不計。更大的電流和電壓會(huì )使這些寄生效應的影響更加明顯，從而使大功率設計變得困難。

因此，整個(gè)應用手冊介紹的都是電機驅動(dòng)器電路板布局的妥善做法。強烈建議通讀整個(gè)文檔。

但是，此處添加了額外的要點(diǎn)，以幫助了解 TI 提供的大功率柵極驅動(dòng)器器件的背景信息：

? 實(shí)際 PCBA 具有添加到系統中的寄生元件

– 長(cháng)布線(xiàn)會(huì )增加電容和電阻

– 細布線(xiàn)也會(huì )增加電阻和電感

? 具有 1oz 覆銅的 10mil/A 為布線(xiàn)寬度提供指引，但它也適用于過(guò)孔，特別是角環(huán)區域。布線(xiàn)和過(guò)孔越大或越寬，電感越小。

– 因此，應使用至少 15mil 柵極電流拉電流和灌電流路徑，20mil 效果更好

NOTE

由于中間層內的熱量，具有 1oz 覆銅的 10mil/A 無(wú)法提供指引作用，并需要更寬的布線(xiàn)

? 為了獲得更好的熱性能和電流能力，建議在外層提供 VDC、電機相位和 GND 電源多邊形，如果可能，在內層也重復這些多邊形

? 使同一條布線(xiàn)上的各段布線(xiàn)更細更小會(huì )增加阻抗失配

– 使用淚滴或平面來(lái)消除失配問(wèn)題

? 由于存在寄生效應，電流越大就意味著(zhù)電壓尖峰越高

? 除了元件之外，元件的占用空間也會(huì )增加寄生效應

? 路徑中的過(guò)孔會(huì )增加寄生效應，即電感

? 必須了解返回路徑：

 -直流電流在 GND 平面上盡可能地擴散，而高頻電流則被吸引到相應的高速布線(xiàn)下方。因此，除非需要轉移電流使其不再流入電路板的某個(gè)區域，否則共用 GND 總是優(yōu)于分離 GND。

? 從寄生的角度來(lái)看，共用接地總是優(yōu)于分離 GND。分離 GND 僅用于將高頻電流和大量電流從敏感元件轉移開(kāi)。這意味著(zhù)這些信號必須朝向或靠近這些元件進(jìn)行傳輸以保證分離 GND。

– 如果選擇了分離 GND，則會(huì )知曉電感會(huì )添加到某些路徑

? 為幫助理解，您可以將自己想象為電流：從引腳或元件的源極到器件或外部連接器的 GND 引腳繪制環(huán)路。讓該環(huán)路盡可能小。有時(shí)這意味著(zhù)在平面中添加大量過(guò)孔、增加接地平面覆蓋或重新排列元件。

? 經(jīng)驗表明，100 和 300 GND 拼接過(guò)孔的價(jià)格差異在 PCB 制造中可以忽略不計。創(chuàng )建一個(gè) GND 拼接過(guò)孔平面以連接外層和內層 GND。

– 在自動(dòng)化工具失效的地方手動(dòng)放置 GND 拼接過(guò)孔

? 典型柵極驅動(dòng)器 IC 上最重要的信號和元件位置包含在下表中，按重要性降序排列：

1. 穩壓器及其相關(guān)電容器（如 VCP、VGLS 或低壓穩壓器 AVDD、DVDD 等）（最重要）

2. 輸入電源和基準電壓的旁路電容器（如 VM、GND 和 CSAREF）

3. 信號路徑和電流/功率更大的路徑（如 GHx、GLx 和 SHx）

4. 頻繁切換的數字信號，按頻率排序（如 SPI 或 PWM 信號）

5. 不經(jīng)常切換的數字信號（如 ENABLE 或 nFAULT）（最不重要）

9 結論

雖然節 1.2 中的示例是通用的，但借助此思維過(guò)程可以解決許多問(wèn)題。通過(guò)分析大功率電機驅動(dòng)器應用的注意事項，我們能夠提前計劃可能發(fā)生的問(wèn)題，并評估柵極驅動(dòng)器的功能以快速確定問(wèn)題所在。這就是大功率設計的藝術(shù)。

10 鳴謝
Cole Macias 特別感謝以下人員在本應用手冊編制過(guò)程中所做的技術(shù)性貢獻和審閱工作：Matt Hein、Adam Sidelsky、Prajkta Vyavahare (PV)、Manu Balakrishnan、Nicholas Oborny、Anthony Lodi 和 Aaron Barrera。

重要聲明和免責聲明

TI 提供技術(shù)和可靠性數據（包括數據表）、設計資源（包括參考設計）、應用或其他設計建議、網(wǎng)絡(luò )工具、安全信息和其他資源，不保證沒(méi)有瑕疵且不做出任何明示或暗示的擔保，包括但不限于對適銷(xiāo)性、某特定用途方面的適用性或不侵犯任何第三方知識產(chǎn)權的暗示擔保。

這些資源可供使用 TI 產(chǎn)品進(jìn)行設計的熟練開(kāi)發(fā)人員使用。您將自行承擔以下全部責任：(1) 針對您的應用選擇合適的 TI 產(chǎn)品，(2) 設計、驗證并測試您的應用，(3) 確保您的應用滿(mǎn)足相應標準以及任何其他安全、安?；蚱渌?。這些資源如有變更，恕不另行通知。TI 授權您僅可將這些資源用于研發(fā)本資源所述的 TI 產(chǎn)品的應用。嚴禁對這些資源進(jìn)行其他復制或展示。您無(wú)權使用任何其他 TI 知識產(chǎn)權或任何第三方知識產(chǎn)權。您應全額賠償因在這些資源的使用中對 TI 及其代表造成的任何索賠、損害、成本、損失和債務(wù)，TI 對此概不負責。

TI 提供的產(chǎn)品受 TI 的銷(xiāo)售條款 (https:www.ti.com/legal/termsofsale.html) 或 ti.com 上其他適用條款/TI 產(chǎn)品隨附的其他適用條款的約束。TI提供這些資源并不會(huì )擴展或以其他方式更改 TI 針對 TI 產(chǎn)品發(fā)布的適用的擔?；驌Ｃ庳熉暶?。