佳能押注納米壓印技術(shù) 挑戰光刻機老大ASML

日本佳能一直在投資納米壓印（Nano-imprint Lithography，NIL）這種新的芯片制造技術(shù)，并宣布推出“FPA-1200NZ2C”納米壓印半導體制造設備集群 —— 計劃將新型芯片制造設備的價(jià)格定為阿斯麥極紫外光刻機的十分之一左右，從而在光刻機領(lǐng)域取得進(jìn)展。

佳能首席執行官御手洗富士夫（Fujio Mitarai）表示，基于NIL的新型芯片制造設備售價(jià)將比阿斯麥（ASML）的極紫外光刻（EUV）設備少一位數，雖然最終的定價(jià)目前還沒(méi)有敲定，但是可以預見(jiàn)將為小型芯片制造商生產(chǎn)先進(jìn)芯片開(kāi)辟出一條新的道路。

御手洗富士夫說(shuō)到：“我不認為納米壓印技術(shù)會(huì )取代EUV，但我相信這將創(chuàng )造新的機會(huì )和需求，而且我們已經(jīng)收到了很多客戶(hù)的咨詢(xún)?！睋﨑IGITIMES此前消息，SK海力士今年已經(jīng)引進(jìn)佳能納米壓印設備，正在進(jìn)行測試與研發(fā)，目標在2025年左右將該設備用于3D NAND量產(chǎn)。有業(yè)內人士解釋?zhuān)骸芭cEUV相比，納米壓印技術(shù)形成圖案的自由度較低，因此預計將優(yōu)先用于生產(chǎn)維持一定圖案的NAND型閃存”，SK海力士開(kāi)始采購設備也是因為這個(gè)原因。

納米壓印技術(shù)是EUV技術(shù)的低成本替代品，可?更小的功率形成精細圖案，相比傳統的EUV投影曝光設備在形成圖案時(shí)對應的功耗也可降低至1/10。據悉，ASML的新旗艦光刻機價(jià)值約4億美元，其功耗則可能飆升至兩百萬(wàn)瓦，比當前光刻機的額定耗電量還要高出一倍。在擁有全球最多光刻機的臺積電，80臺功耗一百萬(wàn)瓦的光刻機已讓臺積電能源消耗占到全臺灣地區的12.5%。

什么是納米壓印技術(shù)

納米壓印是一種微納加工技術(shù)，它采用傳統機械模具微復型原理，能夠代替傳統且復雜的光學(xué)光刻技術(shù)。簡(jiǎn)單而言，像蓋章一樣造芯片，把柵極長(cháng)度只有幾納米的電路刻在印章上，再將印章蓋在橡皮泥上，得到與印章相反的圖案，經(jīng)過(guò)脫模就能夠得到一顆芯片，這里的橡皮泥是指納米壓印膠，印章即模板。

要理解納米壓印技術(shù)，可以先跟光刻技術(shù)做對比。目前芯片制造最主要的方式是光學(xué)投影式光刻，類(lèi)似于膠片相機洗印照片時(shí)，將膠片上的的圖像印在相紙上，只不過(guò)在光刻過(guò)程中，“膠片”變成了掩膜版，“相紙”變成了涂抹了光刻膠（PR）的硅片。具體來(lái)看，光刻技術(shù)是將刻有電路圖案的掩膜版經(jīng)過(guò)光刻機特定波長(cháng)的光學(xué)系統投影后被縮小，再“曝光”到硅片上，光刻膠會(huì )發(fā)生性質(zhì)變化，從而將掩膜版上的圖案精確的復制到硅片上；最后一步是“顯影”，在硅晶圓上噴灑顯影液，把多余的光刻膠洗掉，再用刻蝕機把沒(méi)有光刻膠覆蓋的刻蝕掉。

光刻是利用光線(xiàn)將電路圖案“印刷”到晶圓上，是芯片制造過(guò)程中最重要、最復雜也最昂貴的工藝步驟，其成本占總生產(chǎn)成本的30%以上。以ASML頂級的EUV光刻機為例，它需要功率極高又穩定的光源，這就對成像反射鏡頭的制作工藝和機械精度提出了極高要求，所以?xún)r(jià)格昂貴。

而納米壓印技術(shù)，就是要拋棄光刻機里面復雜、昂貴的光學(xué)系統，直接把帶有電路設計圖的膜版壓到硅片上：首先將電路設計圖或其他圖形通過(guò)高溫加熱或者紫外光線(xiàn)輻射的方式轉移到某一類(lèi)材質(zhì)的膜版上；然后再將圖案刻印到涂抹了壓印膠的硅片或其他所需材料上，壓印膠的作用類(lèi)似于光刻膠但成分各有不同；最后再進(jìn)行刻蝕即可得到成品。

佳能的納米壓印設備利用自家的噴墨技術(shù)將適量的抗蝕劑添加到合適的位置，最后將掩模印在涂有抗蝕劑的晶圓上進(jìn)?精準曝光，單?壓印即可形成復雜的2D或3D電路圖。官方稱(chēng)該設備結構簡(jiǎn)單，由于不需要EUV的大規模特殊波長(cháng)光學(xué)系統和真空腔，所以基于NIL技術(shù)的設備得以大幅縮小體積。

納米壓印技術(shù)展現出了對傳統光刻技術(shù)的重大挑戰，以其獨特的低成本和高精度特點(diǎn)，吸引了行業(yè)內外的廣泛關(guān)注。納米壓印技術(shù)的最大的優(yōu)點(diǎn)是其低成本，由于它省去了昂貴的光學(xué)光刻和化學(xué)物質(zhì)的使用，因此可以大大降低制造成本。此外，通過(guò)使用模板壓印的方式，可以同時(shí)處理多個(gè)芯片，實(shí)現大規模生產(chǎn)；而且，由于該技術(shù)主要使用的是電子衍射，克服了傳統光科技的分辨率問(wèn)題，因此能比傳統光刻技術(shù)達到更大分辨率。

值得注意的是，納米壓印最大的變化最大程度的簡(jiǎn)化了光學(xué)系統，只有光刻的步驟被納米壓抑技術(shù)代替，其他的刻蝕、離子注入、薄膜沉積這些標準的芯片制造工藝是完全兼容的，能夠很好的接入現有產(chǎn)業(yè)鏈，不需要再重新建立自己?jiǎn)为毜纳鷳B(tài)環(huán)境。未來(lái)當光學(xué)光刻真正達到極限難以向前時(shí)，納米壓印技術(shù)或將是一條比現在更值得期待的路線(xiàn)，而那時(shí)，芯片制造或許也會(huì )迎來(lái)全新的范式，一切都會(huì )被顛覆。

納米壓印并非沒(méi)有挑戰

納米壓印的核心是一個(gè)簡(jiǎn)單的概念，以直接壓印方法繞過(guò)了芯片制造中的關(guān)鍵困難，但是其執行在技術(shù)上還存在有不小的挑戰。

· 最大的挑戰在于膜版的制作：納米壓印是“蓋章”，必須要做到1:1精確的膜版，這種高質(zhì)量的壓印膜版跟造芯片難度一樣，同樣需要復雜的制備工藝，因此也有業(yè)內人士稱(chēng)其為“套娃”。而在傳統光刻機中，光掩膜板不和硅片直接接觸，是用光學(xué)投影倍縮到硅片上，因此光掩膜版可以按照4:1的比例做成比較大的膜版。

· 另一個(gè)挑戰是大規模生產(chǎn)中的時(shí)間成本問(wèn)題：雖然和EUV比起來(lái)不算貴，但是從芯片產(chǎn)出的良率和每小時(shí)產(chǎn)量對比來(lái)看，納米壓印可能會(huì )更“昂貴”。根據佳能員工對上一代納米壓印設備集群的論文數據顯示，每小時(shí)納米壓印可以處理90張硅片（90WPH），而ASML的1980Di光刻機一小時(shí)的產(chǎn)量已經(jīng)達到275以上。

納米壓印每一次壓印都需要經(jīng)過(guò)噴涂滴狀壓印膠、定位、壓模、光照固化再脫模，每一步都需要防止空氣進(jìn)入，同時(shí)還要確保壓印瞬間對芯片局部加熱，使納米級形變過(guò)程中能?chē)澜z合縫地貼合掩膜版，這一過(guò)程中其實(shí)在實(shí)際操作中更為繁瑣。

· 除了產(chǎn)能短板之外，良率也值得關(guān)注：任何物理接觸施壓都會(huì )造成產(chǎn)品和模板的變形，因為很難保證不同區域壓印膠的填充和溢出率，而且膜版磨損得很快，就需要頻繁更換，成本不見(jiàn)得低，所以圖形復雜的一般性集成電路不適合這一技術(shù)。

佳能機器更像是為小型芯片生產(chǎn)商提供的選擇，或者幫助臺積電和三星電子等大型代工廠(chǎng)商更容易生產(chǎn)小批量芯片，從而達到節約成本的目的。

佳能“彎道超車(chē)”？

納米壓印最早出現于1996年，佳能此前一直專(zhuān)注于制造普通芯片，2014年開(kāi)始大力投資納米印記技術(shù)，以1.5億美金收購了主攻納米壓印技術(shù)的分子壓模公司（Molecular Imprints Inc.）；從2017年開(kāi)始，佳能就與鎧俠（Kioxia）以及半導體零組件制造商大日本印刷株式會(huì )社（DNP）合作，研發(fā)基于納米壓印的量產(chǎn)技術(shù)。

佳能尤其關(guān)注納米壓印在存儲和邏輯芯片的制造應用，這也跟自己在光刻機領(lǐng)域被壓著(zhù)打的現狀有關(guān)。全球前道設備光刻機市場(chǎng)已基本被ASML、尼康、佳能所壟斷，去年三家光刻機出貨量達551臺，市場(chǎng)規模達189億美元，但這其中有345臺是來(lái)自ASML，占據了82%以上的市場(chǎng)。

獨占鰲頭的ASML也是唯一有頂級EUV光刻機的供應商，其在EUV上的成功，也徹底斷絕了尼康、佳能一切沖擊高端的企圖。導致佳能只能選擇主要做i-line、KrF兩類(lèi)光刻機，想要改變這一格局，佳能只能押注了另一條并行的賽道。

之前鎧俠等一些日本半導體廠(chǎng)商曾嘗試使用該技術(shù)來(lái)替換EUV，但因為內部顆粒污染、良率過(guò)低等問(wèn)題沒(méi)能實(shí)現商業(yè)化，看來(lái)佳能可能解決了這些問(wèn)題。這次佳能發(fā)布的“FPA-1200NZ2C”設備的環(huán)境控制新技術(shù)可抑制內部細顆粒的產(chǎn)生和污染，實(shí)現多層半導體制造所需的高精度對準，并減少由顆粒引起的缺陷，從而可以形成微小且復雜的電路。

佳能稱(chēng)該設備可實(shí)現最小線(xiàn)寬14nm的圖案化，相當于生產(chǎn)目前最先進(jìn)的邏輯半導體所需的5nm節點(diǎn)。此外，隨著(zhù)掩模技術(shù)的進(jìn)一步改進(jìn)，有望實(shí)現最小線(xiàn)寬為10nm的電路圖案，相當于2nm節點(diǎn)。目前，佳能正在建設自己的第一家納米壓印設備工廠(chǎng)，預計將在2025年上線(xiàn)。而代工廠(chǎng)商臺積電和三星都計劃將于2025年開(kāi)始量產(chǎn)自己2nm工藝芯片，對于NIL設備究竟是否能威脅到ASML EUV的市場(chǎng)，我們將拭目以待。

在半導體制造領(lǐng)域，光刻技術(shù)一直是最核心、最關(guān)鍵的技術(shù)之一，在納米尺度上創(chuàng )建復雜圖案的能力至關(guān)重要。隨著(zhù)對更小、更快、更高效的電子設備的需求不斷增長(cháng)，芯片的制程技術(shù)節節攀升，對先進(jìn)光刻技術(shù)的要求也在增加。佳能納米壓印光刻技術(shù)的出現，無(wú)疑給半導體制造行業(yè)帶來(lái)了新的希望。

長(cháng)期以來(lái)，ASML EUV光刻機在光刻技術(shù)領(lǐng)域一直處于壟斷地位，納米壓印技術(shù)有望打破這一局面，使芯片制造更加多元化，從而推動(dòng)整個(gè)行業(yè)的發(fā)展。但是想成為主流光刻技術(shù)的替代路線(xiàn)，不是高投入就能“彎道超車(chē)”，還需要上游原料技術(shù)迭代、下游應用端等共同合作、打磨，最終才能有可靠而成熟的納米壓印產(chǎn)業(yè)。就像光刻機從造出來(lái)的那刻起，才算是來(lái)到真正的起點(diǎn)。